减少由于寄生电容引起的输出电容的半导体器件

摘要

一种减少由于寄生电容引起的输出电容的半导体器件。多个通孔在半导体衬底位于漏极区(P型阱区之外的元件区域)之下的区域中形成。根据该配置，可以减少漏极区和半导体衬底的相对面积。因此，减少了漏极-衬底电容Cdsub，以及作为结果可以减少SOI LDMOSFET的输出电容Coss。

主权项

1、一种半导体器件，包括：SOI衬底，由半导体衬底以及经由第一绝缘层在半导体衬底上形成的第一导电类型半导体层构成；第一导电类型漏极区，在第一导电类型半导体层中形成，使得第一导电类型漏极区暴露在第一导电类型半导体层的表面上；第二导电类型阱区，在第一导电类型半导体层中形成，使得第二导电类型阱区从第一导电类型半导体层的表面到达第一绝缘层，且与第一导电类型漏极区相隔离；第一导电类型源极区，包括在第二导电类型阱区内，并且在第一导电类型半导体层中形成，使得第一导电类型源极区暴露在第一导电类型半导体层的表面上；漏电极，电连接至第一导电类型漏极区；源电极，电连接至第一导电类型源极区；以及栅电极，经由第二绝缘层形成在第一导电类型漏极区和第一导电类型源极区之间的第二导电类型阱区表面上，其中多个通孔，形成在半导体衬底位于漏极区之下的区域中。