用于分层核心的测试电路和方法

摘要

一种包装器体系结构具有双亲核心A和孩子核心B。双亲核心A包括扫描链(70)、包装器输入单元(71)、包装器输出单元(74)和双亲TAM，PTAM[0:2]。同样，孩子核心包括扫描链(76)、包装器输入单元(75)、包装器输出单元(72)，并连接到孩子TAM，CTAM[0:2]。孩子核心的包装器输入单元(75)和包装器输出单元(72)中每一个适用于除连接到孩子TAM，CTAM之外还连接到双亲TAM，PTAM，由此使孩子核心能够同时处在内测试模式和外测试模式中，并允许双亲和孩子核心被并行测试。

主权项

1.一种用于测试具有一个或多个分层核心(A，B)的电子电路的测试包装器体系结构，该测试包装器体系结构包括：具有包装器输入单元(71)和包装器输出单元(74)的第一核心(A)，所述包装器输入单元(71)和包装器输出单元(74)被配置为分别在原始输入(PI)和测试输入(TI)接收第一核心的原始输入信号和测试输入信号，并且分别在原始输出(PO)和测试输出(TO)输出第一核心的原始输出信号和测试输出信号，所述测试输入(TI)和测试输出(TO)耦合到第一测试访问机制(PTAM)；具有包装器输入单元(75)和包装器输出单元(72)的第二核心(B)，所述包装器输入单元(75)和包装器输出单元(72)被配置为分别在原始输入(PI)和测试输入(CTI)接收第二核心的原始输入信号和测试输入信号，并且分别在原始输出(PO)和测试输出(CTO)输出第二核心的原始输出信号和测试输出信号，所述测试输入(CTI)和测试输出(CTO)耦合到第二测试访问机制(CTAM)；其中在层次中，第一核心(A)是双亲核心并且第二核心(B)是孩子核心，其特征在于：第二核心(B)的包装器输入单元(75)和包装器输出单元(72)还适用于在另一测试输入(PTI)从第一测试访问机制(PTAM)接收测试输入信号，并且在另一测试输出(PTO)向第一测试访问机制(PTAM)输出测试输出信号，由此使第一核心(A)和第二核心(B)能够被并行测试；以及所述第二核心(B)的包装器输入单元(75)和包装器输出单元(72)包括第一复用器(134，144)，所述第一复用器的第一输入连接到所述包装器输入单元(75)和包装器输出单元(72)的原始输入(PI)，所述第一复用器的第二输入连接到所述包装器输入单元(75)和包装器输出单元(72)的原始测试输入(PTI)，所述第一复用器的输出经由第一存储装置(135，145)连接到所述包装器输入单元(75)和包装器输出单元(72)的另一测试输出(PTO)。