| 发明名称 | 一种IIC总线扩展系统结构 | ||
| 摘要 | 本实用新型公开了一种IIC总线扩展系统结构，包括CPU，以及和所述CPU连接的多个受控设备，所述CPU与受控设备间连接有时钟控制器，所述时钟控制器可以为CPLD芯片或者FPGA逻辑器件。更好的是，所述CPU上设有IIC总线，所述IIC总线包括与受控设备连接的数据线和同步时钟线，所述时钟控制器包括时钟输入和多个时钟输出，所述时钟输入与所述同步时钟线连接，所述时钟输出与所述受控设备连接。借此，本实用新型减少了CPU的GPIO使用，由于不需要花CPU的时钟去模拟IIC的时钟，能大大降低系统开销，提高效率。 | ||
| 申请公布号 | CN201374060Y | 申请公布日期 | 2009.12.30 |
| 申请号 | CN200820235203.9 | 申请日期 | 2008.12.16 |
| 申请人 | 康佳集团股份有限公司 | 发明人 | 彭代兵 |
| 分类号 | G06F13/40(2006.01)I | 主分类号 | G06F13/40(2006.01)I |
| 代理机构 | 北京律诚同业知识产权代理有限公司 | 代理人 | 刘 健;黄韧敏 |
| 主权项 | 1、一种IIC总线扩展系统结构，包括CPU，以及和所述CPU连接的多个受控设备，其特征在于，所述CPU与所述受控设备之间连接有时钟控制器。 | ||
| 地址 | 518053广东省深圳市南山区华侨城 | ||