发明名称 |
制造半导体器件的方法 |
摘要 |
本发明揭示一种制造半导体器件的方法,其包括以下步骤:在半导体衬底上形成掺杂多晶硅层;在该掺杂多晶硅层及该半导体衬底上的预定区域上形成用于器件隔离的氧化物膜;在用于器件隔离的该氧化物膜及该掺杂多晶硅层上形成蚀刻停止层;蚀刻该蚀刻停止层、该掺杂多晶硅层及该半导体衬底的预定区域,以形成界定栅极区域的沟槽;在该栅极区域上沉积栅极氧化物膜;形成栅极电极层及填充该沟槽的硬掩模层;及抛光该栅极电极层及该硬掩模层,以曝光该蚀刻停止层,且在该栅极区域中形成栅极。 |
申请公布号 |
CN100576505C |
申请公布日期 |
2009.12.30 |
申请号 |
CN200510079541.9 |
申请日期 |
2005.06.23 |
申请人 |
海力士半导体有限公司 |
发明人 |
金相喆 |
分类号 |
H01L21/82(2006.01)I;H01L21/8239(2006.01)I |
主分类号 |
H01L21/82(2006.01)I |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
陶凤波;侯 宇 |
主权项 |
1.一种制造半导体器件的方法,包括:在半导体衬底上形成掺杂多晶硅层;在所述掺杂多晶硅层及半导体衬底的预定区域中形成用于器件隔离的氧化物膜;在该用于器件隔离的氧化物膜及该掺杂多晶硅层上形成蚀刻停止层;蚀刻所述蚀刻停止层、所述掺杂多晶硅层和所述半导体衬底的预定栅极区域以形成界定栅极区域的沟槽;在所述沟槽上沉积栅极氧化物膜;形成栅极电极层及填充所述沟槽的硬掩模层;抛光所述栅极电极层及硬掩模层,以暴露该蚀刻停止层,由此在所述栅极区域中形成栅极;在所述蚀刻停止层及所述栅极上形成第一绝缘膜;在所述第一绝缘膜及蚀刻停止层的预定区域中形成延伸至所述掺杂多晶硅层的位线接触插塞;在包括所述位线接触插塞的第一绝缘膜上形成第二绝缘膜;以及在所述第二绝缘膜、所述第一绝缘膜及所述蚀刻停止层的预定区域中形成存储节点接触插塞。 |
地址 |
韩国京畿道 |