三相极性编码串行接口

摘要

本发明提供一种高速串行接口。在一个方面中，所述高速串行接口使用三相调制来联合地对数据和时钟信息进行编码。因此，不再需要接口的接收端处的抗偏斜电路，从而使得链路启动时间减少且链路效率和功率消耗得以改善。在一个实施例中，所述高速串行接口使用比针对数据和时钟信息具有单独导体的常规系统少的信号导体。在另一实施例中，所述串行接口允许以任何速度传输数据，而无需所述接收端事前知道传输数据速率。在另一方面中，所述高速串行接口使用极性编码三相调制来联合地对数据和时钟信息进行编码。这通过允许在任何单个波特间隔中传输一个以上位而进一步增加所述串行接口的链路容量。

主权项

1.一种用于数据编码的方法，其包括：(a)在第一、第二和第三导体中的两者之间传输第一信号；(b)在所述第一、第二和第三导体中的两者之间传输第二信号；其中步骤(a)界定第一数据编码状态；其中步骤(b)界定第二数据编码状态；且其中步骤(a)和(b)的连续发生界定数据编码状态图中的状态转变，所述状态转变表示逻辑数据编码。