发明名称 |
半导体装置 |
摘要 |
本发明揭示了一种半导体装置,包括具有存储晶体管和选择晶体管的非易失性存储单元和周边电路晶体管。该存储晶体管包括设置在半导体基板上的存储栅氧化膜和设置在该存储栅氧化膜上由多晶硅制成的浮置栅极。该选择晶体管与该存储晶体管串联连接,并且包括设置在该半导体基板上的选择栅极氧化膜和设置在该选择栅极氧化膜上由多晶硅制成的选择栅。该周边电路晶体管包括设置在该半导体基板上的周边电路栅氧化膜和设置在该周边电路栅氧化膜上由多晶硅制成的周边电路栅。该存储栅氧化膜设置成比该周边电路栅氧化膜薄。 |
申请公布号 |
CN100576545C |
申请公布日期 |
2009.12.30 |
申请号 |
CN200580008875.5 |
申请日期 |
2005.12.19 |
申请人 |
株式会社理光 |
发明人 |
吉田雅昭 |
分类号 |
H01L27/088(2006.01)I;H01L27/115(2006.01)I;H01L29/788(2006.01)I |
主分类号 |
H01L27/088(2006.01)I |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
杨 梧;王景刚 |
主权项 |
1.一种半导体装置,包括:分配器电阻电路,配置成通过电压分配获得电压输出并且通过切断一个或多个熔丝元件调整该电压输出;该分配器电阻电路包括多个阻值调节电阻元件,串联连接;多个熔丝MOS晶体管,用作该熔丝元件,与该阻值调节电阻元件并联连接;非易失性存储单元,包括存储晶体管和选择晶体管,该存储晶体管由MOS晶体管实现,包括设置在半导体基板上的存储栅氧化膜和设置在该存储栅氧化膜上由多晶硅制成的浮置栅极,该浮置栅极处在电浮置状态;该选择晶体管由串联连接到该存储晶体管上的MOS晶体管实现,并且包括设置在该半导体基板上的选择栅氧化膜和设置在该选择栅氧化膜上由多晶硅制成的选择栅;和读电路,用于根据该非易失性存储单元的该存储状态开/关该熔丝MOS晶体管;其中该熔丝MOS晶体管和该读电路中的至少一个配置为由MOS晶体管实现的周边电路晶体管,该周边电路晶体管包括设置在该半导体基板上的周边电路栅氧化膜和设置在该周边电路栅氧化膜上由多晶硅制成的周边电路栅,其周边电路栅氧化膜设置成比该存储栅氧化膜厚。 |
地址 |
日本东京都 |