| 发明名称 | 集成电路结构的形成方法 | ||
| 摘要 | 本发明涉及一种集成电路结构的形成方法，包括：提供一底部晶片，包括多个底部半导体芯片；提供多个上裸片，所述多个裸片接合至所述多个底部半导体芯片；形成一包围环于该底部晶片之上，且靠近该底部晶片的一外围；涂覆一保护材料以填充所述多个上裸片的间隙，其中该保护材料的上表面、所述多个上裸片的上表面与该包围环的上表面等高；形成一平坦介电层于所述多个上裸片与该保护材料之上；以及形成一导电特征于该平坦介电层中，其中该导电特征电性连接到所述多个上裸片与所述多个底部半导体芯片至少之一，且该导电特征的上表面与该平坦介电层的上表面等高。本发明可达到降低电阻、降低工艺成本以及改善可靠度的效果。 | ||
| 申请公布号 | CN101609804A | 申请公布日期 | 2009.12.23 |
| 申请号 | CN200810170436.X | 申请日期 | 2008.11.03 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 杨固峰;邱文智;吴文进;宋明忠 |
| 分类号 | H01L21/50(2006.01)I;H01L21/60(2006.01)I;H01L21/56(2006.01)I | 主分类号 | H01L21/50(2006.01)I |
| 代理机构 | 隆天国际知识产权代理有限公司 | 代理人 | 陈 晨;张浴月 |
| 主权项 | 1.一种集成电路结构的形成方法，包括下列步骤：提供一底部晶片，包括多个底部半导体芯片；提供多个上裸片，所述多个上裸片接合至所述多个底部半导体芯片；形成一包围环于该底部晶片之上，且靠近该底部晶片的一外围；涂覆一保护材料以填充所述多个上裸片的间隙，其中该保护材料的上表面、所述多个上裸片的上表面与该包围环的上表面等高；形成一平坦介电层于所述多个上裸片与该保护材料之上；以及形成一导电特征于该平坦介电层中，其中该导电特征电性连接到所述多个上裸片与所述多个底部半导体芯片至少之一。 | ||
| 地址 | 中国台湾新竹市 | ||