| 发明名称 | 半导体装置 | ||
| 摘要 | 在捕获型存储元件中，抑制击穿电流并提高耐压，且增大读出电流。在p型半导体基板(1)上形成有第一栅极层叠构造和第二栅极层叠构造，第一栅极层叠构造由含有捕获层的第一绝缘膜(11)和第一导体(9)构成，第二栅极层叠构造由不含捕获层的、至少在上层含有功函数控制用金属添加绝缘膜层(13)的第二绝缘膜(12)和第二导体(10)构成，夹持第一栅极层叠构造和第二栅极层叠构造而形成源极-漏极区域(2)和源极-漏极区域(3)。第二栅极层叠构造的有效功函数大于第一栅极层叠构造的有效功函数。 | ||
| 申请公布号 | CN101611489A | 申请公布日期 | 2009.12.23 |
| 申请号 | CN200780051454.X | 申请日期 | 2007.12.17 |
| 申请人 | 日本电气株式会社 | 发明人 | 寺井真之 |
| 分类号 | H01L21/8247(2006.01)I;H01L27/115(2006.01)I;H01L29/788(2006.01)I;H01L29/792(2006.01)I | 主分类号 | H01L21/8247(2006.01)I |
| 代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 孙志湧;李 亚 |
| 主权项 | 1.一种半导体装置，其特征在于，至少包括形成在第一导电型半导体基板上的第一栅极层叠构造和第二栅极层叠构造，上述第一栅极层叠构造由含有第一沟道区域和电荷存储层的第一绝缘膜及第一导体构成，上述第二栅极层叠构造与第一栅极层叠构造相邻地形成，由不含第二沟道区域和电荷存储层的第二绝缘膜及第二导体构成，上述第二栅极层叠构造的有效功函数比上述第一栅极层叠构造的有效功函数高。 | ||
| 地址 | 日本东京 | ||