集成电路存储单元及非易失性存储单元

摘要

本发明披露集成电路存储单元及非易失性存储单元，上述这些存储单元包含：半导体基板，其具有设置于该基板的表面下且由通道区分离的源极区及漏极区；隧道介电结构，其设置于该通道区上，该隧道介电结构包含具有小空穴穿隧势垒高度的至少一层；电荷储存层，其设置于该隧道介电结构上；绝缘层，其设置于该电荷储存层上；及栅极电极，其设置于该绝缘层上。

主权项

1.一种集成电路存储单元，包括：半导体本体；多个栅极，依序排列于该半导体本体上，该些栅极包括第一顺位栅极及最后顺位栅极，该些栅极以多个绝缘材料相互隔绝；以及电荷储存结构，设置于该半导体本体上，该电荷储存结构的电荷陷获介电位置位于一个以上的该些栅极之下，该电荷储存结构包括多层隧道介电结构、电荷储存层及势垒层，该多层隧道介电结构设置于半导体本体之上，该多层隧道介电结构包括底介电层、中间介电层及上介电层，该底介电层邻近于该半导体本体，该底介电层的厚度低于2纳米且具有空穴穿遂势垒高度，该中间介电层具有空穴穿遂势垒高度，该中间介电层的该空穴穿遂势垒高度低于该底介电层的该空穴穿遂势垒高度，该中间介电层的厚度小于3纳米，该上介电层具有空穴穿遂势垒高度，该上介电层的该空穴穿遂势垒高度高于该中间介电层的该空穴穿遂势垒高度，该上介电层的厚度小于3纳米，该电荷储存层设置于该多层隧道介电结构之上，该势垒层设置于该电荷储存层之上；其中，该半导体本体包括连续的多栅极通道区，该多栅极通道区位于该些栅极之下