发明名称 一种数据时钟恢复电路
摘要 本发明的一种数据时钟恢复电路,包括:分别用于接收正/负极性数据的脉冲宽度/边沿检测单元、脉冲展宽单元、时钟锁相跟踪单元、时钟滤波单元、数据延迟线单元、数据采样锁存单元;所述正/负极性数据依次输入所述脉冲宽度/边沿检测单元,将高速时钟检测到的数据边沿脉冲信号输出给对应的脉冲展宽单元;所述脉冲展宽单元输出的表示展宽信号相位的计数器值分别送入所述时钟锁相跟踪模块,输出滤波后的时钟;经过对应延迟线单元的归零码信号送入对应数据锁存模块;分别用滤波后的时钟将恢复的数据锁存输出,得到恢复的正极性数据和恢复的负极性数据。本发明电路取得了锁相跟踪速度快的进步,达到了提高输入抖动容限,提高了抗抖动能力的效果;本发明采用全同步设计,性能可靠,易于实现。
申请公布号 CN100571116C 申请公布日期 2009.12.16
申请号 CN200510093737.3 申请日期 2005.08.29
申请人 中兴通讯股份有限公司 发明人 成守红;尹辉
分类号 H04L7/033(2006.01)I 主分类号 H04L7/033(2006.01)I
代理机构 北京安信方达知识产权代理有限公司 代理人 王 漪;王继长
主权项 1、一种数据时钟恢复电路,其特征在于,包括:分别用于接收正/负极性数据的脉冲宽度/边沿检测单元、脉冲展宽单元、时钟锁相跟踪单元、时钟滤波单元、数据延迟线单元和数据采样锁存单元;并且,所述正/负极性数据依次输入所述脉冲宽度/边沿检测单元,将高速时钟检测到的数据脉冲边沿信号输出给对应的所述脉冲展宽单元;所述脉冲展宽单元根据前级送出的所述脉冲边沿信号,通过高速时钟将所述脉冲边沿信号展宽为输入信号标称周期的一半,即归零码信号;同时输出能表示展宽信号相位的计数器;所述脉冲展宽单元输出的归零码信号进入对应的所述数据延迟线单元,延迟的高速时钟周期与所述时钟滤波单元的输入输出延迟周期相同;所述脉冲展宽单元输出的表示展宽信号相位的计数器值分别送入所述时钟锁相跟踪单元,输出滤波后的时钟;经过对应的所述数据延迟线单元的归零码信号送入对应的所述数据采样锁存单元;分别用滤波后的时钟将恢复的数据锁存输出,得到恢复的正极性数据和恢复的负极性数据。
地址 518057广东省深圳市南山区高新技术产业园科技南路中兴通讯大厦法律部