| 主权项 |
1、一种高阶温度补偿带隙基准电路，其特征在于包括带隙基准主电路、反馈控制回路和输出电路，其中带隙基准主电路由六个PMOS管、二个NMOS管、三个电阻和两个PNP三极管构成，反馈控制回路由两个PMOS管、二个NMOS管和两个PNP三极管构成，输出电路由两个PMOS管和四个电阻组成；带隙基准主电路：第一PMOS管(PM1)和第三PMOS管(PM3)的源极分别接电源(VDD)，第一PMOS管(PM1)的栅极分别接第三PMOS管(PM3)的栅极、第二PMOS管(PM2)的漏极和第一NMOS管(NM1)的漏极，第一PMOS管(PM1)的漏极接第零PMOS管(PM0)的源极，第三PMOS管(PM3)的漏极接第二PMOS管(PM2)的源极，第零PMOS管(PM0)的漏极接第零NMOS管(NM0)的漏极，第零PMOS管(PM0)的栅极接第二PMOS管(PM2)的栅极，第零NMOS管(NM0)的栅极接第一NMOS管(NM1)的栅极，第零NMOS管(NM0)的源极分别接第一电阻(R0)和第七电阻(R1b)的一端，第一NMOS管(NM1)的源极分别接第一PNP三极管(Q1)的发射极和第六电阻(R1a)的一端，第一电阻(R0)的另一端接第零PNP三极管(Q0)的发射极，第七电阻(R1b)的另一端分别与第零PNP三极管(Q0)的集电极和基极、第一PNP三极管(Q1)的集电极和基极、第六电阻(R1a)的另一端连接接地；反馈控制回路：第六PMOS管(PM6)和第七PMOS管(PM7)的源极分别接电源(VDD)，第六PMOS管(PM6)的栅极分别接第零PMOS管(PM0)的栅极、第二NMOS管(NM2)的漏极和第六PMOS管(PM6)的漏极，第七PMOS管(PM7)的栅极接第零PMOS管(PM0)的漏极，第七PMOS管(PM7)的漏极分别接第三NMOS管(NM3)的漏极和栅极、第一NMOS管(NM1)的栅极和第二NMOS管(NM2)的栅极，第三NMOS管(NM3)的源极接第三PNP管(Q3)的发射极，第二NMOS管(NM2)的源极接第二PNP管(Q2)的发射极，第三PNP管(Q3)的集电极分别与第三PNP管(Q3)的基极、第二PNP管(Q2)的基极和集电极连接接地；输出电路：第五PMOS管(PM5)的源极接电源(VDD)，第五PMOS管(PM5)的漏极接第四PMOS管(PM4)的源极，第五PMOS管(PM5)的栅极接第一PMOS管(PM1)的栅极，第四PMOS管(PM4)的漏极依次串接第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)后接地，第四PMOS管(PM4)的栅极接第零PMOS管(PM0)的栅极。 |
