半导体记忆装置

摘要

为了以低电压使SRAM电路动作，而降低构成之电晶体的临限电压，则会因电晶体之漏电流增加，而产生如下问题：在一面记忆资料一面未动作状态之耗电增大。本发明系藉由控制SRAM记忆胞MC内之驱动MOS电晶体之源极线ss1的电位，来减低记忆胞内之MOS电晶体之漏电流。

主权项

一种半导体记忆装置，其特征在于：其包含排列有复数静态型记忆胞之记忆胞阵列，该静态型记忆胞包含：一锁存电路，其包括一对驱动MOSFET、一负载元件、对该锁存电路进行存取之两个传送MOSFET，且该半导体记忆装置具有：开关，其系用以控制连接于前述一驱动MOSFET之源极之源极线与接地电位线，以使该源极线与该接地电位线在前述记忆胞之动作状态时为连接，在前述记忆胞之待命状态时成为不连接者；及源极电位控制电路，其系连接于前述源极线及前述接地电位线间者；于前述记忆胞之待命状态时，藉由前述源极电位控制电路，源极电位被设定为该接地电位线之一接地电位及一电源电位线之一电源电位间之中间电位；前述源极电位控制电路至少包括彼此并联连接之第1及第2元件，该第1元件具有一电阻，其小于该第2元件之一电阻且依前述驱动MOSFET及前述传送MOSFET之Vth值被预先决定。