发明名称 PARITY ERROR CHECKING AND COMPARE USING SHARED LOGIC CIRCUITRY IN A TERNARY CONTENT ADDRESSABLE MEMORY
摘要 Methods and apparatus for performing, using smaller, more efficient shared logic circuitry, the parity checking function and the compare function in a mutually exclusive manner in different cycles of a ternary content addressable memory are disclosed.
申请公布号 US2009307569(A1) 申请公布日期 2009.12.10
申请号 US20090543695 申请日期 2009.08.19
申请人 发明人 WICKERAAD JOHN
分类号 H03M13/00;G06F11/10 主分类号 H03M13/00
代理机构 代理人
主权项
地址