| 主权项 |
1.一种形成用以支持数个电子组件之结构的方法,该方法包含如下之步骤:形成一化合物层,该化合物层包含一第一材料和一介电层,该第一材料系被定位在该介电层中之至少一个第一孔中;其中该化合物层将一第一导电层从一第二导电层隔开;及程式规划该被定位在该第一孔中的第一材料。2.如申请专利范围第1项所述之方法,其中该介电层系可照相成像的而且该形成步骤包含:成像和显影该介电质来形成至少一个该第一孔;及置放该第一材料在该第一孔中。3.如申请专利范围第2项所述之方法,更包含,在置放该第一材料的步骤之前,部分地硬化该介电层至一非胶黏性状态。4.如申请专利范围第2项所述之方法,更包含在该成像之前,施加一非胶黏性层在该介电层之上;及在该显影期间,溶解该非胶黏性层。5.如申请专利范围第1项所述之方法,其中该形成步骤包含:型板印刷该第一材料;及屏栅印刷该介电层。6.如申请专利范围第5项所述之方法,其中该型板印刷步骤系在该屏栅印刷步骤之后被完成。7.如申请专利范围第5项所述之方法,更包含一个利用热来部份地硬化一介电层的步骤。8.如申请专利范围第5项所述之方法,更包含一个利用紫外线来部份地硬化一介电层的步骤。9.如申请专利范围第1项所述之方法,更包含,在该第二导电层的形成之前,施加一黏着层在该化合物层之上,该黏着层具有一个比该化合物层之厚度小的厚度。10.如申请专利范围第1项所述之方法,其中该第一材料系被施加来覆盖该介电层的全部。11.如申请专利范围第1项所述之方法,其中该第一材料系藉由型板印刷法来被施加。12.如申请专利范围第1项所述之方法,更包含钻制一孔和电镀该被钻制而成的孔。13.如申请专利范围第11项所述之方法,其中该孔系在该施加一第一材料的步骤之前被钻制和电镀。14.如申请专利范围第11项所述之方法,其中该孔系接在该施加一第一材料的步骤之后被钻制和电镀。15.如申请专利范围第1项所述之方法,其中该第一材料具有一个比该介电层之第一崩溃电压低的第二崩溃电压而且该程式规划电压系比该第二崩溃电压大或者与该第二崩溃电压相等,而且该程式规划步骤形成一个连接该等导电层的电气导体。16.如申请专利范围第1项所述之方法,其中该形成步骤更包含提供数个堰堤。17.如申请专利范围第16项所述之方法,其中每个堰堤系被形成在一个没有该第一导电层和该第二导电层的位置。18.如申请专利范围第1项所述之方法,其中该第一孔系被定立在一个被预定供一电气导体之形成的位置来实施一预定电路。19.如申请专利范围第1项所述之方法,其中该第一材料包含稠密地具有粒子的一黏结材料且在其中该形成步骤包含藉由至少一组该等导电粒子的接触,形成一电气导体在该微充填通路材料中。20.如申请专利范围第1项所述之方法,其中该第一材料系稠密地具有导电粒子而且一程式规划电流系被通过该微充填通路材料来降低一个独创地形成在该第一材料中之电气导体的电阻値。21.如申请专利范围第20项所述之方法,其中该程式规划步骤包含藉由软化和移去在该等导电粒子之间的黏结材料来增加该接触面积和降低在相邻粒子之间的接触电阻値来提升该电气导体。22.如申请专利范围第20项所述之方法,其中该程式规划步骤包含藉由软化和移去在一导电粒子与一导电层之间的黏结材料来提升该电气导体。23.如申请专利范围第1项所述之方法,其中该第一材料包含一介电材料且在其中该程式规划步骤包含崩溃该介电材料来形成至少一个碳化灯丝。24.如申请专利范围第23项所述之方法,其中该第一材料更包含至少一个导电粒子且该程式规划步骤形成至少两个被连接至该导电粒子的碳化灯丝。25.如申请专利范围第1项所述之方法,更包含形成该第一导电层在一个具有埋入式玻璃纤维的绝缘核心层上。26.一种结构,包含:具有一第一相邻表面的一第一轨迹;具有一第二相邻表面的一第二轨迹;将该第二轨迹从该第一轨迹隔开的一介电层;被定位在该第一轨迹之该第一相邻表面与该第二轨迹之该第二相邻表面之间,和在一个由该介电层定义之第一孔中的一第一材料;其中该介电层系由一没有编织玻璃纤维的印刷电路板介电材料形成,该第一轨迹和该第二轨迹为在一印刷电路板中的轨迹,而且该第一材料包含一介电材料。27.如申请专利范围第26项所述之结构,其中该第一材料更包含至少一个导电粒子。28.如申请专利范围第27项所述之结构,其中该第一材料系稠密地具有数个导电粒子而且一电气导体系藉由在一组该等导电粒子之间的接触来被形成在该第一材料中。29.如申请专利范围第28项所述之结构,其中在一流过该组导电粒子之程式规划电流的通过之后,该电气导体的电阻値系比该电气导体在该通过之前的电阻値低。30.如申请专利范围第28项所述之结构,其中该等导电粒子具有不规则的形状。31.如申请专利范围第28项所述之结构,其中该等导电粒子具有不均匀的尺寸。32.如申请专利范围第26项所述之结构,其中一电气导体包含一个藉由施加一横跨该第一材料之程式规划电压来被形成通过该第一材料的碳化灯丝且其中该第一材料具有一个比该介电层之崩溃电压低的崩溃电压。33.如申请专利范围第32项所述之结构,其中该第一材料包含至少一个由至少一导电材料所形成的粒子。34.如申请专利范围第26项所述之结构,其中该第一孔具有一个接近该第一轨迹的第一面积和一个接近该第二轨迹的第二面积,而且该第一面积系大约与该第二面积相同。35.如申请专利范围第26项所述之结构,其中该第一轨迹系被形成在一个具有埋入玻璃纤维的绝缘核心层上。36.如申请专利范围第26项所述之结构,其中该第一相邻表面和该第二相邻表面接近该第一孔系实质上扁平的。37.如申请专利范围第26项所述之结构,其中该介电层更形成一第二孔,该结构更包含一个被定位在该第二孔内的结构支持元件。38.如申请专利范围第37项所述之结构,其中该结构支持元件系由该第一材料形成。39.一种结构,包含;一第一轨迹;一第二轨迹;将该第二轨迹从该第一轨迹隔开的一介电材料;被定位在该第一轨迹之一第一相邻表面与该第二轨迹之一第二相邻表面之间,并在一个由该介电材料形成之第一孔中的一第一材料;其中该介电材料系一印刷电路板介电材料,该第一轨迹和该第二轨迹为在该印刷电路板中的轨迹,而且该第一材料包含一导电聚合物和至少一个由至少一导电材料所形成的粒子。40.如申请专利范围第39项所述之结构,其中该第一材料系稠密地具有数个该等导电粒子而且一电气路径系藉由在一组该等导电粒子之间的接触来被形成在该微充填通路材料中。41.如申请专利范围第39项所述之结构,其中该第一材料只由一个被定位在该第一孔中之粒子所组成且更在其中在该第一材料中的一电气路径包括该粒子。42.如申请专利范围第39项所述之结构,其中该电气路径的电阻値系藉由一个流过该组导电粒子之程式规划电流的通过来被降低。43.一种方法,包含:形成一没有编织玻璃纤维的介电层在一第一导电层的至少一第一轨迹上;形成数个孔在该介电层中的数个预定位置,每个预定位置系一个供一电气导体之形成用的位置;置放一微充填通路材料在该数个孔之至少每个中来形成一化合物层;层叠一第二导电层在该化合物层上;及蚀刻该第二导电层来形成至少一第二轨迹。44.如申请专利范围第43项所述之方法,更包含程式规划在每个孔中的该微充填通路材料来形成一电气导体在每个孔中,至少一个该等电气导体连接该第二轨迹至该第一轨迹。45.如申请专利范围第44项所述之方法,其中该微充填通路材料包含一黏结材料和若干被散布在该黏结材料中的导电粒子,而且在程式规划步骤期间,该黏结材料软化并且从两导电粒子之间或者从一导电粒子与该第一轨迹和该第二轨迹中之一个之间移去。46.如申请专利范围第44项所述之方法,施加该程式规划电压的步骤系在蚀刻该第二导电层之步骤之后被执行。47.如申请专利范围第43项所述之方法,更包含决定该被定位在该第一轨迹与该第二轨迹之间之微充填通路材料的电阻値。48.如申请专利范围第43项所述之方法,其中该程式规划步骤系在该决定步骤之后被执行。49.如申请专利范围第43项所述之方法,其中该置放步骤包含施加该微充填通路材料来覆盖该第一介电材料的全部。50.如申请专利范围第43项所述之方法,其中该微充填通路材料包含稠密地具有导电粒子的一黏结材料且在其中该形成步骤包含藉由至少一组该等导电粒子之接触来产生一电气导体在该微充填通路材料中。51.如申请专利范围第43项所述之方法,其中该介电层系一可照相成像层,且在其中该形成数个孔的步骤包含成像及显影该可照相成像层。52.如申请专利范围第51项所述之方法,其中该介电层包含数个断裂玻璃纤维,该等玻璃纤维中之任何之一的最大尺寸比该等孔的最小直径小,而且该显影步骤包含,在该等孔的形成期间,移去一组该等纤维。53.如申请专利范围第43项所述之方法,其中该置放步骤包含型板印刷该微充填通路材料。图示简单说明:第一图以立体图形式描绘具有本发明之微充填通路和机械钻成及经电镀之通路的一多层印刷电路板。第二A至二H图描绘在第一图之印刷电路板利用本发明之照相成像方法之制造期间所形成之各种结构的横截面图。第三A和三B图描绘利用本发明之另一照相成像方法所形成之结构的横截面图。第四A至四N图描绘除了在本发明之另一方法中之微充填通路之外,在制造埋入式机械钻成及经电镀之通路中所形成之结构的横截面图。第五A至五C和五D图分别描绘利用本发明之屏栅印刷法所形成之结构的三个横截面图和一平面图(沿着在第五C图中的方向五D-五D)。第六A和六B图描绘包括在本发明之屏栅印刷法中所形成之堰堤之一结构的一横截面图和一立体图。第七A图描绘被支持在具有一扁平表面之一微充填通路上之一组件之接线的横截面图。第七B图描绘由若干个散布在一黏结材料中之不规则形状粒子和圆形粒子所形成之微充填通路的横截面图。第八A至八F图描绘一电气导体在一微充填通路材料中的形成,该微充填通路材料具有三种不同负载的导电性粒子在一介电材料内。第九A至九D图描绘在程式规划之前和之后,一基体之微充填通路的电阻値。 |
