| 主权项 |
1.一种记忆体元件包括一电晶体及一电容器,记忆体元件包括:一转换闸极在半导体区域上形成并与半导体区域绝缘;一通道区域在转换闸极下之半导体区域沉积;一位元线接触区域在转换闸极第一边缘邻接之半导体区域沉积;一储存节点接触区在转换闸极第二边缘邻接之半导体区域沉积,储存节点接触区与位元线接触区域以通道区域隔开;一圆柱间隔区域沉积在储存节点接触区上;一导电储存节点围绕部分间隔区域的内部、外部及上部且以电耦合至储存节点接触区;导电极板以电容耦合至导电储存节点。2.如申请专利范围第1项所述之记忆体元件且更包括一位元线耦合至位元线接触区域其中位元线延伸到储存节点及导电极板。3.如申请专利范围第1项所述之记忆体元件其中储存节点置于部分的转换闸极之上邻接转换闸极的第一边缘。4.如申请专利范围第1项所述之记忆体元件其中进一步包括形成在半导体区域上的一字元线且以储存节点接触区与转换闸极分隔,字元线包括与储存节点接触区邻接之第一边缘。5.如申请专利范围第4项所述之记忆体元件其中储存节点置于部分转换闸极之上邻接转换闸极的第一边缘并放置部分字元线邻接字元线的第一边缘。6.如申请专利范围第1项所述之记忆体元件其中转换闸极由含有矽的材料所形成。7.如申请专利范围第1项所述之记忆体元件其中以高电介质常数的材料将极板与储存节点分隔。8.如申请专利范围第1项所述之记忆体元件其中以含有氮化物和氧化物的层将极板与储存节点分隔。9.如申请专利范围第1项所述之记忆体元件其中以氮化物层将极板与储存节点分隔。10.如申请专利范围第1项所述之记忆体元件其中以五氧化钽层将极板与储存节点分隔。11.如申请专利范围第1项所述之记忆体元件其中储存节点于储存节点接触区域邻接半导体区域的表面。12.一种记忆体元件包括:一通路电晶体在半导体层表面沉积,通路电晶体包括由通道区域分隔的第一及第二半导体区域及置于通道区域上的转换闸极;一分隔区域由半导体层往上延伸包括在第二半导体区域上之一开口;以及一电容器电耦合至第二半导体区域,电容器包括两个以电容耦合的导电层其中之一邻接第二半导体区域其中电容耦合的层从部分的半导体层往外延伸邻接一间隔区的内部,越过间隔区并往回至半导体层的一部分邻接间隔区的外部。13.如申请专利范围第12项所述之记忆体元件其中间隔区包括一圆柱间隔区及以电容耦合的层稳围的围绕圆柱间隔区。14.如申请专利范围第13项所述之记忆体元件其中圆柱间隔区具有圆形的横截面。15.如申请专利范围第12项所述之记忆体元件更包括一位元线耦合至位元线接触区域其中位元线延伸到储存节点及导电极板。16.如申请专利范围第12项所述之记忆体元件其中被高电介质常数材料所分隔。17.如申请专利范围第12项所述之记忆体元件其中以含有氮化物和氧化物层将两个电容耦合的导电层分隔。18.如申请专利范围第12项所述之记忆体元件其中以氮化物层将两个电容耦合的导电层分隔。19.如申请专利范围第12项所述之记忆体元件其中以五氧化钽层将两个电容耦合的导电层分隔。20.一种形成半导体装置之电容器的方法,该方法包括下列步骤:在一表面形成一导电层;将导电层成型及蚀刻以在导电层内形成开口,开口局部曝露表面;沿着开口的内壁形成一例壁间隔;在第一导电层、侧壁绝缘体及表面曝露部分上形成第二导电层;将第一及第二导电层成型及蚀刻以形成储存节点导体,储存节点导体围绕侧壁绝缘体;在储存节点导体上形成一电介质层;以及在电介质层上形成第三导电层。21.如申请专利范围第20项所述之方法其中形成侧壁间隔的步骤包括:均匀的沉积一绝缘材料层;以及各向异性蚀刻绝源材料层以沿着开口的内壁形成侧壁隔间。22.如申请专利范围第20项所述之方法其中第一及第二导电层均含有矽质层。23.如申请专利范围第20项所述之方法其中开口曝露局部的表面其最大的直径不超过约0.45微米。24.如申请专利范围第23项所述之方法其中侧壁的厚度不超过约0.15微米。25.如申请专利范围第20项所述之方法其中局部曝露的表面含有半导体材料。26.如申请专利范围第25项所述之方法更包括掺杂局部曝露半导体材料的步骤。27.如申请专利范围第20项所述之方法其中电容包含动态随机存取记忆体元件的储存电容器。28.一同步记忆装置包括:多个具位址的端点以接收行及列的位址;至少有一由该阵列之外部电路接收输入信号的资料端点和提供输出信号至该阵列之外部电路;及至少有64佰万记忆体元件,每一记忆体元件包括:一通路电晶体在半导体层表面沉积,通路电晶体包括由通道区域分隔的第一及第二半导体区域及置于通道区域上的转换闸极;一分隔区域由半导体层往上延伸包括在第二半导体区域上之一开口;以及一电容器电耦合至第二半导体区域,电容器包括两个以电容耦合的导电层其中之一邻接第二半导体区域其中电容耦合的层从部分的半导体层往外延伸邻接一间隔区的内部,越过间隔区并往回至半导体层的一部分邻接间隔区的外部;在其中基于其行及列的位址至少选取该记忆体元件之一且储存于该至少该记忆体元件内的资讯耦合至该至少资料端点之一。图式简单说明:第一图a为第一实施例记忆元件的横断面视图及第一图b为第一图a元件之概要图;第二图为依据本发明之实施例阵列中两个记忆元件的横断面视图;第三图a描述一记忆体元件阵列;第三图b描述一简化之记忆体元件方块图;第四图a-第四图c至第十七图a-第十七图c每一图说明依据本发明的制造程序所选取的步骤装置立视图;第十八图为另一记忆体元件实施例之横断面视图;第十九图a及第十九图b说明另一记忆体元件实施例的横断面视图,除非另有说明,不同图中相对应的排序及符号参考与之对应的零件。 |
