转发装置与方法以及微处理器

摘要

一种转发装置与方法以及微处理器，其中该转发装置包括杂凑产生器、比较器及转发逻辑单元。杂凑产生器杂凑J个地址位以产生K个杂凑位。J个地址位是载入指令或储存指令所指定的存储器地址的多个位，K为大于0的整数且J为大于K的整数。当载入指令指定的L个地址位匹配于储存指令指定的L个地址位且载入指令的K个杂凑位匹配于储存指令的K个杂凑位时，比较器输出第一预设布尔数值，否则输出第二预设布尔数值，L为大于0的整数。当比较器输出第一预设布尔数值时，转发逻辑单元将数据由储存指令转发至载入指令，而当比较器输出第二预设布尔数值时，不转发数据。本发明可能减少微处理器所执行的非正确或错误的传送转发数量。

主权项

1.一种转发装置，其特征在于，用以减少在一微处理器内非正确地将一数据由一储存指令转发至一载入指令的可能性，该储存指令较先前于该载入指令，该转发装置包括：一杂凑产生器，用以对J个地址位执行一杂凑函数，以产生K个杂凑位，其中，所述J个地址位是由该载入指令或该储存指令所指定的一存储器位置的一地址的多个位，J为大于1的整数，K为大于0的整数；一比较器，其中，假使由该载入指令所指定的L个地址位匹配于由该储存指令所指定的对应的L个地址位，且该载入指令的K个杂凑位匹配于该储存指令的对应的K个杂凑位，该比较器输出一第一预设布尔数值，否则，该比较器输出一第二预设布尔数值，且L为大于0的整数；以及一转发逻辑单元，耦接该比较器，其中，当该比较器输出该第一预设布尔数值时，该转发逻辑单元将该数据由该储存指令转发至该载入指令，且当该比较器输出该第二预设布尔数值时，该转发逻辑单元不将该数据由该储存指令转发至该载入指令。