发明名称 使用可进行高精度频率调制的谱扩散方式的时钟发生电路
摘要 在该谱扩散时钟发生电路中,DLL电路(8)使来自VCO(7)的振荡时钟信号(CLKO)延迟,输出相位各不相同的10个延迟时钟信号(CLKD1~CLKD10)。选择器(9)从10个延迟时钟信号(CLKD1~CLKD10)中选择任一个并输出选择时钟信号(CLKS)。控制电路(3)控制选择器(9)的信号选择动作。反馈分频电路(10)按分频比N对选择时钟信号(CLKS)进行分频,生成比较时钟信号(CLKC)。由此,可以微调比较时钟信号(CLKC)的相位。进而,可以实现能进行高精度频率调制的谱扩散时钟发生电路。
申请公布号 CN100566173C 申请公布日期 2009.12.02
申请号 CN200410059791.1 申请日期 2004.06.23
申请人 株式会社瑞萨科技;株式会社瑞萨LSI设计 发明人 荒木雅宏;林千惠子
分类号 H03L7/099(2006.01)I;H03L7/08(2006.01)I 主分类号 H03L7/099(2006.01)I
代理机构 中国专利代理(香港)有限公司 代理人 刘宗杰;叶恺东
主权项 1、一种使用了谱扩散方式的时钟发生电路,其特征在于:具有与接收的基准时钟信号同步、生成将上述基准时钟信号倍频后的振荡时钟信号的内部时钟发生电路,上述内部时钟发生电路包括:比较上述基准时钟信号和内部生成的比较时钟信号的相位,并输出与比较结果对应的相位差信号的相位比较电路;根据上述相位差信号生成上述振荡时钟信号的振荡电路;使上述振荡时钟信号延迟并生成相位各不相同的多个延迟时钟信号的延迟电路;从上述多个延迟时钟信号中选择任一个进行输出的选择电路,以及按照预定的分频比对上述选择电路的输出信号进行分频,生成上述比较时钟信号的分频电路,上述延迟电路包括:初级接收上述振荡时钟信号并分别输出上述多个延迟信号的串联连接的多个缓冲电路;分别对应于上述多个缓冲电路而设置,并且向各自对应的缓冲电路供给电源电流的多个电流源,以及控制电路,控制上述多个电流源的输出电流来控制上述多个缓冲电路的延迟时间,以使来自上述多个缓冲电路中最后一级缓冲电路的延迟时钟信号和上述振荡时钟信号的相位差等于上述振荡时钟信号的1个周期。
地址 日本东京都