发明名称 图案形成方法、半导体装置的制造方法及曝光用掩模装置
摘要 本发明获得可高精度形成包含栅格图案和通常图案的光刻胶图案的图案形成方法。首先,采用2灯照明,仅仅将栅格图案形成区域作为实质的曝光对象,执行第1曝光处理。接着,仅仅将通常图案形成区域作为实质的曝光对象,执行第2曝光处理。然后,进行显影处理,获得光刻胶图案。上述第1曝光处理用的掩模中,通常图案形成区域对应的通常图案用掩模部在整个面用遮光图案形成,第2曝光处理用的掩模中,栅格图案形成区域对应的栅格图案用掩模部在整个面用遮光图案形成。
申请公布号 CN100565347C 申请公布日期 2009.12.02
申请号 CN200510118841.3 申请日期 2005.10.27
申请人 株式会社瑞萨科技 发明人 石桥健夫;齐藤隆幸;伊藤麻矢;中尾修治
分类号 G03F7/20(2006.01)I;G03F7/00(2006.01)I;H01L21/027(2006.01)I;H01L21/00(2006.01)I 主分类号 G03F7/20(2006.01)I
代理机构 中国专利代理(香港)有限公司 代理人 杨 凯;刘宗杰
主权项 1.一种图案形成方法,是对于规定的基板上形成的光刻胶的图案形成方法,上述光刻胶具有相互邻接的图案形成对象的第1及第2区域,该方法包括:(a)使用2灯照明,通过具有线和空隙交替重复的图案即重复图案的第1曝光用掩模对上述光刻胶的上述第1区域实质地进行第1曝光处理的步骤,(b)通过具有上述重复图案以外的图案即通常图案的第2曝光用掩模对上述光刻胶的上述第2区域实质地进行第2曝光处理的步骤,上述通常图案的至少一部分包含与上述重复图案连接的连接用图案,(c)还具备对上述步骤(a)、(b)后的上述光刻胶进行显影处理的步骤;其中,上述第1及第2曝光用掩模分别具有与上述光刻胶的上述第1及第2区域对应的第1及第2掩模部,对于上述第1曝光用掩模,上述第1掩模部设有上述重复图案形成用的图案,上述第2掩模部整个面设有遮光区域,对于上述第2曝光用掩模,上述第2掩模部设有上述通常图案形成用的图案,上述第1掩模部整个面设有遮光区域。
地址 日本东京都