发明名称 | 电荷补偿半导体器件及相关制造工艺 | ||
摘要 | 在第一导电类型的半导体衬底上集成的包括多个基本元件的功率电子器件(30),每个基本单元包括在所述半导体衬底(100)上形成的第一导电类型的半导体层(20)上实现的第二导电类型的体区域(40),以及位于所述体区域(40)之下在所述半导体层(20)中实现的第一导电类型的柱区域(50),其中所述半导体层(20)包括多个半导体层(21、22、23、24),它们彼此叠置,每一层的电阻率不同于其他层的电阻率,且其中所述柱区域(50)包括多个掺杂的子区域(51、52、53、54),每一个在所述半导体层(21、22、23、24)之一中实现,其中每个掺杂的子区域(51、52、53、54)的电荷量平衡所述半导体层(21、22、23、24)的电荷量。 | ||
申请公布号 | CN100565919C | 申请公布日期 | 2009.12.02 |
申请号 | CN200680005986.5 | 申请日期 | 2006.02.22 |
申请人 | 意法半导体股份有限公司 | 发明人 | M·G·萨吉奥;F·弗里西纳 |
分类号 | H01L29/78(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 张雪梅;陈景峻 |
主权项 | 1、在第一导电类型的半导体衬底上集成的功率电子器件,包括多个基本单元,每个基本单元包括:-在所述半导体衬底上形成的第一导电类型的半导体层上实现的第二导电类型的体区域,-位于所述体区域之下的在所述半导体层中实现的第二导电类型的柱区域,所述器件的特征在于,所述半导体层包括彼此叠置的多个半导体层,其中每个半导体层的电阻率不同于其它半导体层的电阻率,所述柱区域包括多个掺杂的子区域,每一个在所述半导体层之一中实现,其中每个掺杂的子区域的电荷量平衡在其中实现每个掺杂的子区域的半导体层的电荷量,所述子区域的掺杂浓度朝向器件的上表面向上增加,在所述上表面处形成所述体区域。 | ||
地址 | 意大利布里安扎 |