发明名称 多非易失性存储器封装储存系统及其控制器与存取方法
摘要 本发明关于多非易失性存储器封装储存系统及其控制器与存取方法。其中该多非易失性存储器封装储存系统,其包括存储器模块、控制器、第一与第二控制总线以及第一与第二I/O总线。存储器模块至少包括第一与第二非易失性存储器芯片,其会通过相同芯片致能脚位同时从控制器中接收芯片致能讯号而致能,其中存储器模块与控制器堆栈封装为单芯片。在此,控制器可在经由致能芯片脚位以芯片致能讯号致能第一与第二非易失性存储器芯片后作动第一与第二控制与I/O总线来同时对第一与第二非易失性存储器芯片进行存取,或者仅作动其中一组控制与I/O总线来存取第一或第二非易失性存储器芯片。
申请公布号 CN101593549A 申请公布日期 2009.12.02
申请号 CN200810108581.5 申请日期 2008.05.27
申请人 群联电子股份有限公司 发明人 朱健华;郑国义;叶志刚
分类号 G11C7/10(2006.01)I;G06F13/16(2006.01)I 主分类号 G11C7/10(2006.01)I
代理机构 北京市柳沈律师事务所 代理人 蒲迈文
主权项 1.一种多非易失性存储器封装储存系统,包括:一存储器模块,至少包括一第一非易失性存储器芯片与一第二非易失性存储器芯片,该第一非易失性存储器芯片与该第二非易失性存储器芯片会通过一第一芯片致能脚位同时接收一芯片致能讯号而致能;一控制器,耦接至该存储器模块且用以输出该芯片致能讯号,其中与该控制器堆栈在该存储器模块上并以一多芯片封装技术封装为一芯片;第一与第二I/O总线,分别地耦接在该第一非易失性存储器芯片与该控制器之间以及该第二非易失性存储器芯片与该控制器之间;以及第一与第二控制总线,分别耦接在该第一非易失性存储器芯片与该控制器之间以及该第二非易失性存储器芯片与该控制器之间,其中当该控制器执行一多通道存取时,该控制器会经由该致能芯片脚位致能该第一非易失性存储器芯片与该第二非易失性存储器芯片后通过该第一控制总线与该第一I/O总线对该第一非易失性存储器芯片执行一存取指令并且通过该第一I/O总线传递所存取的数据,同时通过该第二控制总线与该第二I/O总线对该第二非易失性存储器芯片执行该存取指令并且通过该第二I/O总线传递所存取的数据,其中当该控制器对该第一非易失性存储器芯片执行一单通道存取时,该控制器会经由该芯片致能脚位致能该第一非易失性存储器芯片与该第二非易失性存储器芯片后仅通过该第一控制总线与该第一I/O总线对该第一非易失性存储器芯片执行该存取指令,并且通过该第一I/O总线传递所存取的数据,其中当该控制器对该第二非易失性存储器芯片执行该单通道存取时,该控制器会经由该芯片致能脚位致能该第一非易失性存储器芯片与该第二非易失性存储器芯片后仅通过该第二控制总线与该第二I/O总线对该第二非易失性存储器芯片执行该存取指令,并且通过该第二I/O总线传递所存取的数据。
地址 中国台湾苗栗县