主权项 |
1.一种动态随机存取记忆体之电容器的制造方法,该方法包括下列步骤:提供一基底,并在该基底上形成一场效电晶体,该电晶体包括一源极/汲极区;于该基底上依序形成一介电层、一蚀刻终止层、一第一绝缘层、一第一导体层与一第二绝缘层;将该第二绝缘层、该第一导体层、该第一绝缘层、该蚀刻终止层与该介电层图案化,以形成一接触窗开口,裸露出该源极/汲极区;于该基底上形成一第二导体层,使其覆盖该第二绝缘层之表面,并且填入该接触窗开口,与该源极/汲极区电性耦接;将该第二导体层图案化;在该图案化之第二导体层的侧壁形成一第三绝缘层;以该第三绝缘层为罩幕,去除部份该第二绝缘层与该第一导体层,裸露出该第一绝缘层的部份表面;于该基底上形成一第三导体层;去除覆盖于该第三绝缘层上之该第三导体层与覆盖该第一绝缘层上之部份该第三导体层,裸露出该第三绝缘层与部份该第一绝缘层之表面;以该蚀刻终止层为蚀刻终点,去除该第三绝缘层、该第二绝缘层与该第一绝缘层,裸露出由该第一、该第二与该第三导体层所共同组成之一下电极的架构;于该下电极所裸露出的表面上形成一介电膜层;以及于该基底上形成、并定义一第四导体层。2.如申请专利范围第1项所述之动态随机存取记忆体之电容的制造方法,其中该介电层之材质包括氧化矽。3.如申请专利范围第1项所述之动态随机存取记忆体之电容的制造方法,其中该介电层之材质包括硼磷矽玻璃。4.如申请专利范围第1项所述之动态随机存取记忆体之电容的制造方法,其中该第一绝缘层之材质包括氧化矽。5.如申请专利范围第4项所述之动态随机存取记忆体之电容的制造方法,其中该蚀刻终止层之材质包括氮化矽。6.如申请专利范围第4项所述之动态随机存取记忆体之电容的制造方法,其中该第二绝缘层之材质包括氧化矽。7.如申请专利范围第6项所述之动态随机存取记忆体之电容的制造方法,其中该第三绝缘层之材质包括氮化矽。8.如申请专利范围第1项所述之动态随机存取记忆体之电容的制造方法,其中该第三绝缘层系在该基底上形成一氮化矽层,然后再经由蚀刻以形成。9.如申请专利范围第1项所述之动态随机存取记忆体之电容的制造方法,其中该第一、该第二、该第三与该第四导体层之材质包括掺杂复晶矽。10.如申请专利范围第9项所述之动态随机存取记忆体之电容的制造方法,其中形成该第一、该第二、该第三与该第四导体层的方法包括化学气相沈积法。11.如申请专利范围第1项所述之动态随机存取记忆体之电容的制造方法,其中去除部份该第二绝缘层与该第一导体层,裸露出该第一绝缘层的部份表面系经由一乾式蚀刻制程以完成。12.如申请专利范围第1项所述之动态随机存取记忆体之电容的制造方法,其中去除该第三绝缘层、该第二绝缘层与该第一绝缘层系以湿式蚀刻法。13.如申请专利范围第1项所述之动态随机存取记忆体之电容的制造方法,其中该介电膜层之材质包括氮化矽层/氧化矽层结构、氧化矽层/氮化矽层/氧化矽层结构、五氧化二钽、PZT与BST其中之一。14.一种动态随机存取记忆体之电容器的制造方法,该方法包括下列步骤:提供一基底,并在该基底上形成一场效电晶体,该电晶体包括一源极/汲极区;于该基底上依序形成一介电层、一第一氮化矽层、一第一氧化矽层、一第一复晶矽层与一第二氧化矽层;将该第二氧化矽层、该第一复晶矽层、该第一氧化矽层、该第一氮化矽层与该介电层图案化,以形成一接触窗开口,裸露出该源极/汲极区;于该基底上形成一第二复晶矽层,使其覆盖该第二氧化矽层之表面,并且填入该接触窗开口,与该源极/汲极区电性耦接;将该第二复晶矽层图案化;在该图案化之第二复晶矽层的侧壁形成一第二氮化矽层;以该第二氮化矽层为罩幕,去除部份该第二氧化矽层与该第一复晶矽层,裸露出该第一氧化矽层的部份表面;于该基底上形成一第三复晶矽层;去除覆盖于该第二氮化矽层上之该第三层复晶矽层与覆盖于该第一绝缘层上之部份该第三复晶矽层,裸露出该第二氮化矽层与部份该第一氧化矽层之表面;以该第二氧化矽层为蚀刻终点,去除该第二氮化矽层;以该第一氮化矽层为蚀刻终点,去除该第二氧化矽层与该第一氧化矽层,裸露出由该第一、该第二与该第三复晶矽层所共同组成之一下电极的架构;于该下电极所裸露出的表面上形成一介电膜层;以及于该基底上形成、并定义一第四复晶矽层。15.如申请专利范围第14项所述之动态随机存取记忆体之电容的制造方法,其中该介电层之材质包括氧化矽。16.如申请专利范围第14项所述之动态随机存取记忆体之电容的制造方法,其中该介电层之材质包括硼磷矽玻璃。17.如申请专利范围第14项所述之动态随机存取记忆体之电容的制造方法,其中形成该第一、该第二、该第三与该第四复晶矽层的方法包括化学气相沈积法。18.如申请专利范围第14项所述之动态随机存取记忆体之电容的制造方法,其中去除该第二氮化矽层系以湿式蚀刻法。19.如申请专利范围第14项所述之动态随机存取记忆体之电容的制造方法,其中去除该该第二氧化矽层与该第一氧化矽层系以湿式蚀刻法。图式简单说明:第一图是动态随机存取记忆体元件之记忆胞的电路示意图;以及第二图A至第二图H,其绘示依照本发明一较佳实施例的一种动态随机存取记忆体的制造流程剖面图。 |