| 主权项 |
1.一种晶圆平坦化方法,用以藉由组合一高密度电浆强化化学气相沉积(HDP-CVD)方法与一化学机械研磨(CMP)方法而使半导体晶圆表面平坦化,该方法包括下列步骤:(a)选择包含一预定蚀刻组分与一预定沉积组分之一般HDP-CVD组成物,其中该蚀刻组分与该沉积组分系经选择,使得由该沉积组分与一共沉积组分沉积HDP-CVD层于一基板上后,较高的蚀刻/沉积组分比一般将导致HDP-CVD层之后续CMP方法移除速率较慢,而低的蚀刻/沉积组分比一般将导致较快的移除速率;(b)利用第一HDP-CVD组成物,透过一HDP-CVD方法于该基板上形成第一HDP-CVD层,其包含具有第一蚀刻/沉积组分比之该蚀刻组分与该沉积组分;(c)利用第二HDP-CVD组成物于该第一HDP-CVD层上形成第二HDP-CVD层,其中该第二HDP-CVD组成物包含第二蚀刻/沉积组分比下之该蚀刻组分与该沉积组分;(d)利用第三HDP-CVD组成物于该第二HDP-CVD层上形成第三HDP-CVD层,其中该第三HDP-CVD组成物包含第三蚀刻/沉积组分比下之该蚀刻组分与该沉积组分;(e)以该第二HDP-CVD层为一阻绝层,利用一化学机械方法移除至少一部分该第三HDP-CVD层;(f)而且其中该第二蚀刻/沉积组分比>该第一蚀刻/沉积组分比>该第三蚀刻/沉积组分比。2.根据申请专利范围第1项之晶圆平坦化方法,其中当该沉积组分为SiH4时,该蚀刻组分为Ar。3.根据申请专利范围第1项之晶圆平坦化方法,其中该对蚀刻/沉积组分经选择,使得高的蚀刻/沉积组分比亦将导致更有效率的HDP-CVD组成物之沟填平能力。4.根据申请专利范围第1项之晶圆平坦化方法,其中在制备所有这三个HDP-CVD层期间,该沉积组分为含氮或含氧组分。5.根据申请专利范围第1项之晶圆平坦化方法,其中在制备该第一与第三HDP-CVD层期间,该沉积组分为含氧组分,而在制备该第二HDP-CVD层期间,该沉积组分为含氮组分。6.一种晶圆平坦化方法,用以使半导体晶圆表面平坦化,该方法包括下列步骤:(a)透过一化学气相沉积方法于该晶圆表面上形成一填隙介电层;(b)利用相同的化学气相沉积方法,于该介电层上形成一阻绝层;(c)利用相同的化学气相沉积方法,于该阻绝介电层上形成一牺牲层;以及(d)以该阻绝层作为一阻绝物,利用一化学机械研磨方法移除至少一部分该牺牲层;(e)其中,于该化学气相沉积方法期间利用具有相同蚀刻与沉积组分但具有不同蚀刻/沉积组分比之沉积组成物形成该介电层、该阻绝层以及该牺牲层,使得该阻绝层进行化学机械研磨方法时,相较于该介电层与该牺牲层而言具有最低的移除速率,而该牺牲层之移除速率较该介电层为高。7.根据申请专利范围第6项之晶圆平坦化方法,其中该沉积组成物亦包含一含氧或含氮共沉积组分,以分别藉由该化学气相沉积方法形成一氧化矽层或一氮化矽层。8.根据申请专利范围第6项之晶圆平坦化方法,其中该化学气相沉积方法为高密度电浆强化化学气相沉积方法。9.根据申请专利范围第6项之晶圆平坦化方法,其中该蚀刻组分为氩,而该沉积组分为SiH4。10.根据申请专利范围第6项之晶圆平坦化方法,其中该对蚀刻组分与该沉积组分经选择,使得该介电层比该牺牲层具有较好的沟填平能力。11.根据申请专利范围第6项之晶圆平坦化方法,其中该对蚀刻组分与该沉积组分经选择,使得于该化学气相沉积方法期间利用比该牺牲层高的蚀刻/沉积组分比形成该介电层,并利用比该介电层更高的蚀刻/沉积组分比形成该阻绝层。12.一种已进行晶圆平坦化程序之半导体元件,其中该晶圆平坦化程序包括下列步骤:(a)透过一化学气相沉积方法于该晶圆表面上形成一介电层;(b)利用相同的化学气相沉积方法,于该介电层上形成一阻绝层;(c)利用相同的化学气相沉积方法,于该阻绝介电层上形成一牺牲层;以及(d)以该阻绝层作为一阻绝物,利用一化学机械研磨方法移除至少一部分该牺牲层;(e)其中,于该化学气相沉积方法期间利用具有相同蚀刻与沉积组分但具有不同蚀刻/沉积组分比之沉积组成物形成该介电层、该阻绝层以及该牺牲层,使得该阻绝层进行化学机械研磨方法时,相较于该介电层与该牺牲层而言具有最低的移除速率,而该牺牲层之移除速率较该介电层为高。13.根据申请专利范围第12项之半导体元件,其中该沉积组成物亦包含一含氧或含氮共沉积组分,以分别藉由该化学气相沉积方法形成一气化矽层或一氮化矽层。14.根据申请专利范围第12项之半导体元件,其中该化学气相沉积方法为高密度电浆强化化学气相沉积方法。15.根据申请专利范围第12项之半导体元件,其中该蚀刻组分为氩,而该沉积组分为SiH4。16.根据申请专利范围第12项之半导体元件,其中该蚀刻组分与该沉积组分经选择,使得该介电层比该牺牲层具有较好的沟填平能力。17.根据申请专利范围第12项之半导体元件,其中该蚀刻组分与该沉积组分经选择,使得于该化学气相沉积方法期间利用比该牺牲层高的蚀刻/沉积组分比形成该介电层,并利用比该介电层更高的蚀刻/沉积组分比形成该阻绝层。图式简单说明:第一图包含CMP移除速率与沟填平能力(以可于正常条件下填平的最小沟槽为准)对蚀刻气体与沉积气体比率之例示图。第二图为一显示本发明方法一较佳实施例之第一步骤之示意图,其中透过一HDP-CVD技术将一高蚀刻/沉积组分比之HDP-CVD组成物沉积于该晶圆表面上,以形成第一介电层。第三图为一显示透过相同HDP-CVD技术将一极高蚀刻/沉积组分比之HDP-CVD组成物沉积于该第一介电层上,以形成一阻绝层之示意图。第四图为一显示透过相同HDP-CVD技术将一低蚀刻/沉积组分比之HDP-CVD组成物沉积于该阻绝层上,以形成第三介电层或一牺牲层之示意图。第五图为一显示于CMP初始阶段期间,相对而言较高之研磨力作用于该第三介电层之高地形小面积上之示意图。第六图为一显示于CMP进行时,相对而言较均匀之研磨力作用于该第一介电层之整个面积上之示意图。第七图为一显示于CMP终了时,该阻绝层如何作用之示意图。 |
