| 主权项 |
1.一种位元线的制造方法,包括下列步骤:提供一半导体基底;形成一氧化层于该半导体基底上,其中该氧化层具有一开口,暴露出部份该半导体基底;形成一磊晶层于暴露出的该半导体基底上;形成一第一间隙壁于该氧化层之该开口之侧壁;形成一第二间隙壁于该第一间隙壁上;去除部份该磊晶层与该半导体基底,以在该半导体基底中形成一沟渠;去除该第二间隙壁;形成一层衬氧化层于该沟渠内;去除该第一间隙壁;形成一导电层于该氧化层上与该沟渠内;进行一离子植入步骤并回火;以及回蚀该导电层,以暴露出该氧化层。2.如申请专利范围第1项所述之方法,其中该氧化层的厚度约为2000-4000。3.如申请专利范围第1项所述方法,其中该磊晶层的厚度约为200-500。4.如申请专利范围第1项所述之方法,其中该第一间隙壁之材质为氮化矽。5.如申请专利范围第1项所述方法,其中该第二间隙壁之材质为二氧化矽。6.如申请专利范围第1项所述之方法,其中该衬氧化层的厚度约为300-500。7.如申请专利范围第1项所述之方法,其中该导电层之材质为复晶矽。8.如申请专利范围第7项所述之方法,其中该导电层之厚度约为2000-4000。9.如申请专利范围第1项所述之方法,其中该离子植入步骤系植入砷离子。10.如申请专利范围第9项所述之方法,其中该砷离子的浓度约为1015-1016/cm2。11.一种位元线的制造方法,包括下列步骤:提供一半导体基底;形成一氧化层于该半导体基底上,其中该氧化层具有一开口,暴露出部份该半导体基底;形成一磊晶层于暴露出的该半导体基底上;形成一氮化矽间隙壁于该氧化层之该开口之侧壁;形成一二氧化矽间隙壁于该氮化矽间隙壁上;去除部份该磊晶层与该半导体基底,以在该半导体基底中形成一沟渠;去除该二氧化矽间隙壁;形成一层衬氧化层于该沟渠内;去除该氮化矽间隙壁;形成一复晶矽层于该氧化层上与该沟渠内;植入一离子并回火;以及回蚀该复晶矽层至暴露出该氧化层为止。12.如申请专利范围第11项所述之方法,其中该氧化层系以热氧化法形成。13.如申请专利范围第11项所述之方法,其中该氧化层的厚度约为2000-4000。14.如申请专利范围第11项所述方法,其中该磊晶层的厚度约为200-500。15.如申请专利范围第6项所述之方法,其中该二氧化矽间隙壁系以氧化法形成。16.如申请专利范围第11项所述之方法,其中该衬氧化层的厚度约为300-500。17.如申请专利范围第11项所述之方法,其中该复晶矽层之厚度约为2000-4000。18.如申请专利范围第11项所述之方法,其中该离子系为砷离子。19.如申请专利范围第18项所述之方法,其中该砷离子的浓度约为1015-1016/cm2。图示简单说明:第一图系绘示习知罩幕式唯读记忆体的上视图;第二图系绘示第一图之罩幕式唯读记忆体之剖面图;以及第三图A至第三图E绘示依照本发明一较佳实施例的一种位元线的制造流程图。 |
