| 主权项 |
一种非挥发性记忆体之行驱动电路(row driving circuit)，用来根据一位址来驱动一第一记忆区块及一第二记忆区块之记忆单元，该位址解码为一第一解码信号及一第二解码信号，该第一记忆区块包含N个字元线，该第一记忆区块之每一字元线耦接于该第一记忆区块之复数个记忆单元，该第二记忆区块包含N个字元线，该第二记忆区块之每一字元线耦接于该第二记忆区块之复数个记忆单元，该行驱动电路根据该第一解码信号选择该第一记忆区块或该第二记忆区块，当该第一记忆区块被选择时，根据该第二解码信号来选择该第一记忆区块之一第K个字元线，当该第二记忆区块被选择时，根据该第二解码信号来选择该第二记忆区块之一第K个字元线，该行驱动电路包含：N个高电压转换电路，其中一第K个高电压转换电路包含：一输入端，用来接收该第二解码信号；一高电位端，用来输出一大于一电源电位之高电位；以及一输出端，当该第二解码信号选择该第一记忆区块之该第K个字元线或该第二记忆区块之该第K个字元线时，用来输出一介于接地电位到该高电位之位准；N个低电压转换电路，其中一第K个低电压转换电路包含：一输入端，用来接收该第二解码信号之一反相信号；一低电位端，用来输出一小于该接地电位之低电位；以及一输出端，当该第二解码信号选择该第一记忆区块之该第K个字元线或该第二记忆区块之该第K个字元线时，用来输出一介于该低电位到该电源电位之位准；一第一字元线驱动电路，包含：一高电压转换电路，包含：一输入端，用来接收该第一解码信号；一高电位端，用来输出该高电位；以及一输出端，当该第一解码信号选择该第一记忆区块时，用来输出一介于接地电位到该高电位之位准；一低电压转换电路，包含：一输入端，用来接收该第一解码信号；一低电位端，用来输出该低电位；以及一输出端，当该第一解码信号选择该第一记忆区块时，用来输出一介于该低电位到该电源电位之位准；以及N个驱动单元，一第K个驱动单元包含：一第一N型电晶体，包含：一基底，耦接于该低电位端；一闸极，耦接于该对应的第一字元线驱动电路之该低电压转换电路之该输出端；一汲极，耦接于该第一记忆区块之该第K个字元线；以及一源极，耦接于该行驱动电路之该第K个低电压转换电路之输出端；一第一P型电晶体，包含：一基底，耦接于该高电位端；一闸极，耦接于该第一字元线驱动电路之该高电压转换电路之该输出端；一源极，耦接于该高电位端；以及一汲极，耦接于该第一N型电晶体之汲极；以及一第二P型电晶体，包含：一基底，耦接于该高电位端；一闸极，耦接于该行驱动电路之该第K个高电压转换电路之该输出端；一源极，耦接于该高电位端；以及一汲极，耦接于该第一N型电晶体之汲极；以及一第二字元线驱动电路，包含：一高电压转换电路，包含：一输入端，用来接收该第一解码信号；一高电位端，用来输出该高电位；以及一输出端，当该第一解码信号选择该第二记忆区块时，用来输出一介于接地电位到该高电位之位准；一低电压转换电路，包含：一输入端，用来接收该第一解码信号；一低电位端，用来输出该低电位；以及一输出端，当该第一解码信号选择该第二记忆区块时，用来输出一介于该低电位到该电源电位之位准；以及N个驱动单元，一第K个驱动单元包含：一第二N型电晶体，包含：一基底，耦接于该低电位端；一闸极，耦接于该对应的第二字元线驱动电路之该低电压转换电路之该输出端；一汲极，耦接于该第二记忆区块之该第K个字元线；以及一源极，耦接于该行驱动电路之该第K个低电压转换电路之该输出端；一第三P型电晶体，包含：一基底，耦接于该高电位端；一闸极，耦接于该第二字元线驱动电路之该高电压转换电路之该输出端；一源极，耦接于该高电位端；以及一汲极，耦接于该第二N型电晶体之汲极；以及一第四P型电晶体，包含：一基底，耦接于该高电位端；一闸极，耦接于该行驱动电路之该第K个高电压转换电路之该输出端；一源极，耦接于该高电位端；以及一汲极，耦接于该第二N型电晶体之汲极。 |
