发明名称 互补式进位逻辑电压补偿之全加器
摘要 一种互补式进位逻辑电压补偿之全加器,其第一多工器之两输入端分别接入进位输入及进位反向输入,及一加数接入选择讯号,一第一反向器之输入端接入该第一多工器之输出讯号;第二多工器之两输入端分别输入该加数及一被加数,及第一反向器之输出讯号为选择,且该第二多工器之输出端产生一进位讯号,一第二反向器之其输入端接入该第二多工器之输出讯号产生一进位反向讯号;及一第三多工器,其两输入端分别输入该被加数及进位反向讯号,及第一反向器之输出讯号做为选择讯号,且该第三多工器之输出端产生一总和讯号。
申请公布号 TWI317903 申请公布日期 2009.12.01
申请号 TW095132085 申请日期 2006.08.31
申请人 国立云林科技大学 发明人 林进发;黄颖聪;许明华;何政哲
分类号 G06F7/503 主分类号 G06F7/503
代理机构 代理人 黄志扬
主权项 一种互补式进位逻辑电压补偿之全加器,其包括:一第一多工器,其两输入端分别输入一进位输入及一进位反向输入,及一选择端输入一加数;一第一反向器,其输入端接入该第一多工器之输出讯号;一第二多工器,其两输入端分别输入该加数及一被加数,及一选择端输入该第一反向器之输出讯号,且该第二多工器之输出端产生一进位讯号;一第二反向器,其输入端接入该第二多工器之输出讯号产生一进位反向讯号;以及一第三多工器,其两输入端分别输入该被加数及该第二反向器产生之进位反向讯号,及一选择端输入该第一反向器之输出讯号,且该第三多工器之输出端产生一总和讯号。
地址 云林县斗六市大学路3段123号