发明名称 结合高K电容介电质之半导体装置及其制造方法
摘要 揭示用于记忆胞之半导体装置,其包括配有半导体基座之主动阵列、多个成型于半导体基座上之电晶体,以及与电晶体导电连结之导体塞、数个成型于导体塞上方之底部电极、成型于底部电极上之合成膜,以及成型于合成膜上之氧化铝(A1,03)膜。此装置中之合成膜系以原子层沉积法(ALD),由(五氧化二钽)0.92(二氧化钛)0.08,[(Ta2,O5)0.92(TiO2,)0.08]制得。
申请公布号 TW474004 申请公布日期 2002.01.21
申请号 TW089127725 申请日期 2000.12.22
申请人 现代电子产业股份有限公司 发明人 朴基善;安秉权
分类号 H01L27/108 主分类号 H01L27/108
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 2.如申请专利范围第1项之半导体装置,其中之底部电极之材质可选自包括复晶矽、钨、氮化钨,x矽化钨、氮化钛、铂、铷、铱与类似材质之群组中。3.如申请专利范围第2项之半导体装置,其中之合成膜系以原子层沉积法,由(五氧化二钽)0.92(二氧化钛)0.08制得。4.如申请专利范围第3项之半导体装置,更包括氮化钛膜,以及完满成型于氧化铝膜上之较高电极。5.一种用于记忆体装置之半导体装置制造方法,此方法所含步骤包括:a)制备主动基础,其配置至少一个电晶体、多个与电晶体导电连结之导体塞,以及成型于导体塞周边之绝缘层;b)形成主动基础上方之导体层;c)依预定组态定样导体层,从而产生数个底部电极;d)形成底部电极上之(五氧化二钽)x(二氧化钛)y合成层,x、y分别表示分子比例;e)形成(五氧化二钽)x(二氧化钛)y合成层上之介电层;以及f)定样介电层与(五氧化二钽)x(二氧化钛)y合成层为预设组态。6.如申请专利范围第5项之方法,其中之底部电极之材质可为选自包括复晶矽、钨、氮化钨、x矽化钨、氮化钛、铂、铷、铱与类似材质之群组中。7.如申请专利范围第5项之方法,其中之步骤d)包括步骤:d1)依序将第一与第二源气体引入反应槽中,以形成五氧化二钽薄层;d2)依序将第三与第四源气体引入反应槽中,以形成五氧化二钽薄层上之二氧化钛薄层;d3)重复步骤d1)与步骤d2),形成五氧化二钽与二氧化钛堆叠层;以及d4)加热堆叠层之温度范围在约400℃至约550℃,(五氧化二钽)x(二氧化钛)y合成层从而得之。8.如申请专利范围第7项之方法,其中如以五乙醇钽(Ta(C2H5O)5)做为第一源气体,第二源气体可达自包括水蒸气、氧气、氧化二氮气体、醇类(CxHyOH)气体与类似气体之群组中。9.如申请专利范围第8项之方法,更包括维持反应槽之温度范围在约250℃至约350℃之步骤。10.如申请专利范围第7项之方法,其中之五氧化二钽薄层厚度低于或等于10埃。11.如申请专利范围第7项之方法,其中如以四氯化钛做为第三源气体,第四源气体可选自包括水蒸气、氧气、氧化二氮气体或类似气体之群组中。12.如申请专利范围第11项之方法,其中之二氧化钛薄层厚度低于或等于5埃。13.如申请专利范围第7项之方法,其中之(五氧化二钽)0.92(二氧化钛)0.08堆叠层之厚度范围在约100埃至约200埃。14.如申请专利范围第7项之方法,其中步骤d1)与步骤d2)之循环要控制在x为0.92以及y为0.08。15.如申请专利范围第7项之方法,在步骤d1)后,更包括将第一惰性气体引入反应槽中0.1-10秒,俾驱除残存在反应槽中之第一与第二源气体之步骤。16.如申请专利范围第15项之方法,在步骤d2)后,更包括将第二惰性气体引入反应槽中0.1-10秒,俾驱除残存在反应槽中之源气体与第一惰性气体之步骤。17.如申请专利范围第7项之方法,其中之介电层包括氧化铝。18.如申请专利范围第17项之方法,更包括(五氧化二钽)x(二氧化钛)y合成层与介电层之热处理,以及在氧化二氮存在的状况下,采用之熔炉温度范围在约600℃至约850℃之步骤。19.如申请专利范围第18项之方法,更包括氮化钛层完满成型于介电层上之步骤。20.如申请专利范围第7项之方法,其中如第一源气体为五氯化钽,第二源气体可选自包括水蒸气、氧气、氧化二氮气体或类似气体之群组中。图式简单说明:图1所示为依本发明提出之半导体装置剖面图。图2A至2G所示为依本发明提出之半导体记忆装置制造方法之简略剖面图。
地址 韩国