| 主权项 |
1.一种制造半导体装置的方法,包含:在半导体晶圆的表面上产生一阻抗层;在固定距之列与行建构之阻抗层中形成多个曝光区,该曝光区包括多个各包括装置区域之第一曝光区,及至少一包括TEG区域与装置区域的部分之第二曝光区。2.根据申请专利范围第1项之方法,其中第一曝光区的装置区域包括曝光装置晶片型样的预定列数及第二曝光区的装置区域包括少于预定列数之曝光装置晶片型样的列数。3.根据申请专利范围第1项之方法,其中各第一曝光区域由单曝光形成。4.根据申请专利范围第1项之方法,其中第一与第二曝光区由使用具装置型样区域以形成装置区域与具TEG型样区域以形成TEG区域之共通的标线形成。5.根据申请专利范围第4项之方法,其中第二曝光区由阻抗层的第一曝光透过装置型样区域的部分及由阻抗层的第二曝光透过共通的标线的TEG型样区域形成。6.根据申请专利范围第5项之方法,其中共通的标线的TEG型样区域包括空白地带,且由第一曝光形成之不良型样由第二曝光透过空白地带抹除,或第二曝光透过空白地带由第一曝光避免不良型样的成型。7.根据申请专利范围第4项之方法,其中至少第一曝光区的其中之一由曝光阻抗层透过共通的标线的TEG区域与装置型样区域形成以使邻接至至少第一曝光区的其中之一之第二曝光区的TEG区域同时地形成。8.一种制造半导体装置的方法,包含:在曝光设备中设定具装置型样区域与TEG型样区域之标线;在曝光设备中定位具阻抗层之半导体晶圆;以及在阻抗层中由第一曝光透过标线的装置型样区域的部分与由第二曝光透过标线的TEG型样区域形成曝光区,其中由第一曝光形成之不良型样由第二曝光抹除,或第二曝光由第一曝光避免不良型样的成型。9.根据申请专利范围第8项之方法,其中标线的TEG型样区域包括空白地带且第二曝光透过空白地带抹除或避免不良型样的成型。10.根据申请专利范围第8项之方法,其中标线的装置型样区域包括装置晶片型样的预定列数,且装置型样区域的部分包括少于装置晶片型样的预定列数之装置晶片型样的列数。11.一种在曝光设备中使用之标线,包含:在基底的表面上之矩形的型样形成区,该型样形成区有一侧;以及在型样形成区内沿着第一方向垂直于型样形成区的侧边建构之TEG区域与装置区域,其中TEG区域包括沿着型样形成区的侧边的实际长度扩展之空白地带。12.根据申请专利范围第11项之标线,其中TEG型样区域进一步包括沿着装置型样区域与平行于型样形成区的侧边之TEG型样区域间之边界扩展之隐蔽地带。13.根据申请专利范围第11项之标线,其中装置型样区域包括多个作为产生半导体装置晶片之装置晶片型样的列,装置晶片型样的列以第一方向校调。14.根据申请专利范围第13项之标线,其中装置晶片型样的列间之划线的宽度小于曝光设备的遮罩隐蔽的校调误差。15.根据申请专利范围第11项之标线,其中沿着第一方向之空白地带的尺寸至少是曝光设备的遮罩隐蔽的校调误差的两倍。16.一种半导体产品晶圆,包含:在晶圆的表面上以固定距垂直地且水平地建构之多个型样区,该型样区包括各包括装置区域之多个第一型样区及至少一包括TEG区域与装置区域的部分之第二型样区。17.根据申请专利范围第16项之半导体产品晶圆,其中各第一型样区之装置区域包括装置晶片的预定列数,且第二型样区的装置区域的部分包括少于装置晶片的预定列数之装置晶片的列数。18.根据申请专利范围第17项之半导体产品晶圆,其中在第二型样区中半导体装置晶片的列间之划线的宽度是同于TEG区域与邻接装置晶片的列的其中之一间之划线的宽度。19.根据申请专利范围第16项之半导体产品晶圆,其中TEG区域小于装置区域的部分。20.一种生产半导体装置晶片的方法,包含:在半导体晶圆的表面上以固定距垂直地且水平地建构形成多个型样区,该型样区包括各包括装置区域之多个第一型样区及至少一包括TEG区域与装置区域的部分之第二型样区,这样的各装置区域与装置区域的部分至少包括一装置晶片,且至少型样区的经选的装置区域于固定相关的位置在个别的型样区内包括校调标记;以及由使用校调标记当作位置参考引导能量光线至装置晶片的经选的装置区域且使用能量光线微调装置晶片的经选的装置区域。21.根据申请专利范围第20项之方法,其中各第一型样区之装置区域包括装置晶片的预定列数,且第二型样区的装置区域的部分包括少于装置晶片的预定列数之装置晶片的列数。22.根据申请专利范围第20项之方法,其中:在包括至少一装置晶片之晶圆的周围上多个型样区包括至少一不完全型样区;以及在不完全型样区中使用校调标记以至少第一与第二型样区的其中之一当作位置参考该引导引导能量光线至装置晶片。图式简单说明:图1是根据本发明作为投射曝光之标线的实施例的概图;图2是标线的TEG型样区域的实施例的概图;图3是根据本发明曝光制程的实施例的概图;图4是根据本发明曝光制程的实施例的概图;图5A与5B是根据本发明曝光制程的实施例的概图;图6A,6B与6C是根据本发明曝光制程的实施例的概图;图7是根据本发明由曝光制程产生之半导体晶圆的概图;图8是由习知的曝光制程产生之半导体晶圆的概图; |
