| 主权项 |
1.一种半导体电路,其特征在于包括:第一延迟电路,包含第一积分电路;第二延迟电路,包含第二积分电路;电路部,在该第一及第二延迟电路之一方及另一方各自输入输入信号之正相及反相之信号;以及正反器,在第一及第二输入端子各自接受来自该第一延迟电路之输出信号及来自该第二延迟电路之输出信号。2.如申请专利范围第1项之半导体电路,其中,该第一积分电路系包含第一电容器之电路;该第二积分电路系包含第二电容器之电路。3.如申请专利范围第2项之半导体电路,其中,该第一延迟电路包括:复数第一反相电路,串联;及该第一电容器,接在位于既定之第一反相电路间之第一连接点和第一固定电位之间;该第二延迟电路包括:复数第二反相电路,串联;及该第二电容器,接在位于既定之第二反相电路间之第二连接点和第二固定电位之间。4.如申请专利范围第3项之半导体电路,其中,位于该第一连接点之前段之该第一反相器包括:第一定电流电路;及第一N型电晶体,接在该第一定电流电路和低电位电源之间;位于该第二连接点之前段之该第二反相器包括:第二定电流电路;及第二N型电晶体,接在该第二定电流电路和低电位电源之间;该第一连接点接在该第一定电流电路和该第一N型电晶体之间;该第二连接点接在该第二定电流电路和该第二N型电晶体之间。5.如申请专利范围第3项之半导体电路,其中,位于该第一连接点之前段之该第一反相器包括:第一定电流电路;及第一P型电晶体,接在该第一定电流电路和高电位电源之间;位于该第二连接点之前段之该第二反相器包括:第二定电流电路;及第二P型电晶体,接在该第二定电流电路和高电位电源之间;该第一连接点接在该第一定电流电路和该第一P型电晶体之间;该第二连接点接在该第二定电流电路和该第二P型电晶体之间。6.如申请专利范围第3项之半导体电路,其中,位于该第一连接点之前段之该第一反相器包括:第一定电流电路;及第二定电流电路,和该第一定电流电路串联;位于该第二连接点之前段之该第二反相器包括:第三定电流电路;及第四定电流电路,和该第三定电流电路串联;该第一连接点接在该第一定电流电路和该第二定电流电路之间;该第二连接点接在该第三定电流电路和该第四定电流电路之间;该第一定电流电路和该第二定电流电路之其中一方依照自前段输入之信号动作;该第三定电流电路和该第四定电流电路之其中一方依照自前段输入之信号动作。7.如申请专利范围第6项之半导体电路,其中,该第一定电流电路和该第二定电流电路依照自前段输入之信号择一的动作;该第三定电流电路和该第四定电流电路依照自前段输入之信号择一的动作。8.如申请专利范围第1至7项中任一项之半导体电路,其中,该半导体电路串联复数段。9.如申请专利范围第8项之半导体电路,其中,串联复数段之该半导体电路之中最前段之半导体电路之延迟时间最长。10.如申请专利范围第8项之半导体电路,其中,在该半导体电路包含复数定电流电路之情况,以和一个基准电路连动之电路构成该复数定电流电路。11.如申请专利范围第3项之半导体电路,其中,在该第一及第二延迟电路之一方及另一方各自输入输入信号之正相及反相之信号之该装置具有配设于该第一延迟电路之前段之第三反相电路;该第三反相电路具有第一临限値电位;位于该第二连接点之前段之一个该第二反相电路具有第二临限値电位;利用该第一临限値电位和该第二临限値电位之差构成滞后宽。12.如申请专利范围第1项之半导体电路,其中,还包括:第三反相电路,位于该第一延迟电路之前段;及第四反相电路,位于该第二延迟电路之前段;该第三反相电路具有第一临限値电位;该第四反相电路具有第二临限値电位;利用该第一临限値电位和该第二临限値电位之差构成滞后宽。图式简单说明:图1系实施例1之半导体电路之电路图图2系用以说明实施例1之半导体电路之动作之时序图。图3系表示实施例1之半导体电路包含之正反器之动作逻辑之图。图4系实施例2之半导体电路之电路图。图5系用以说明实施例2之半导体电路之动作之时序图。图6系实施例3之半导体电路之电路图。图7系表示实施例3之半导体电路包含之正反器之动作逻辑之图。图8系用以说明实施例3之半导体电路之动作之时序图。图9系实施例4之半导体电路之电路图。图10系用以说明实施例4之半导体电路之动作之时序图。图11系表示定电流电路之具体之构造之电路图。图12系表示定电流电路之具体之构造之电路图。图13系表示实施例4之半导体电路之别的实施例之具体之电路构造之电路图。图14系表示实施例4之半导体电路之另外之实施例之具体之别的电路构造之电路图。图15系实施例5之半导体电路之电路图。图16系用以说明利用实施例5之半导体电路解决之问题点之电路图。图17系用以说明利用实施例5之半导体电路解决之问题点之时序图。图18系表示实施例5之半导体电路之别的串接关系之电路图。图19系说明依据临限値电位将在该临限値电位附近重叠了杂讯之类比信号变换为数位信号之状况之图。图20系表示在半导体电路之前段另外配设了史米特(Schmidt)电路之构造图。图21系表示以往之史米特(Schmidt)电路之具体之构造之电路图。图22系表示以往之史米特(Schmidt)电路之具体之构造之电路图。图23系表示以往之史米特(Schmidt)电路之具体之构造之电路图。图24系表示可设定-之临限値电位之反相电路之具体之构造之电路图。图25系表示可设定-之临限値电位之反相电路之具体之构造之电路图。图26系表示实施例6之半导体电路之输入信号和输出信号之关系图。图27系表示实施例6之半导体电路之别的形态之电路图。图28系表示实施例6之半导体电路之别的形态之电路图。图29系表示实施例6之半导体电路之别的形态之电路图。 |
