一种直接内存访问控制器

摘要

一种直接内存访问控制器，包括主控制模块、链表控制模块、总线控制模块和用于存放链表的入口地址及传输参数的寄存器组；主控制模块在开始后，向链表控制模块发送寻址指令；接收到寻址完成信号后向总线控制模块发送开始传输指令；在当前链表对应的数据传输完后发给总线控制模块停止传输指令并发给链表控制模块寻址指令；接收传输完成信号，结束操作；链表控制模块接收寻址指令，根据入口地址找到相应链表，读入该链表中的传输参数及下一链表的入口地址并更新所述寄存器组后，发寻址完成信号；当入口地址为终止符时，发传输完成信号；所述总线控制模块接收开始传输指令，按照传输参数进行DMA传输；接收停止传输指令停止DMA传输。

主权项

1、一种直接内存访问控制器，其特征在于，包括主控制模块、链表控制模块、总线控制模块和寄存器组；所述寄存器组用于存放链表的入口地址，以及内存批处理过程中的传输参数；所述主控制模块用于在接收中央处理器开始内存批处理的指令后，向链表控制模块发送寻址指令；接收到链表控制模块的寻址完成信号后向总线控制模块发送开始传输指令；在当前链表对应的数据传输完后发给总线控制模块停止传输指令并发给链表控制模块寻址指令；接收链表控制模块的传输完成信号，结束本次内存批处理操作；所述链表控制模块用于接收所述主控制模块的寻址指令，根据所述寄存器组中保存的入口地址在内存中找到相应链表，读入该链表中的传输参数及下一链表的入口地址并用其更新所述寄存器组后，发给主控制模块寻址完成信号；当寄存器组中的入口地址为终止符时，发给主控制模块传输完成信号；所述总线控制模块接收所述主控制模块的开始传输指令，按照所述寄存器组中保存的传输参数进行DMA传输；并接收所述主控制模块的停止传输指令停止DMA传输。