| 发明名称 | 半导体IC内设模块 | ||
| 摘要 | 本发明提供一种半导体IC内设模块，该半导体IC内设模块通过以最短距离对连接半导体IC间的总线进行布线，从而实现小型薄型化以及噪音的进一步降低。所述半导体IC内设模块(100)具有：多层基板(101)，其具有第1和第2绝缘层(101a、101b)；以及嵌入在多层基板(101)内的控制器IC(102)和存储器IC(103)，在多层基板(101)的内层设有布线层(104)。布线层(104)的一部分构成总线(104X)，通过总线(104X)对控制器IC(102)和存储器IC(103)之间进行连接。控制器IC(102)和存储器IC(103)嵌入在第2绝缘层(101b)内。第1和第2绝缘层(101a、101b)的表面层分别设有第1和第2接地层(105a、105b)。 | ||
| 申请公布号 | CN100561734C | 申请公布日期 | 2009.11.18 |
| 申请号 | CN200610153866.1 | 申请日期 | 2006.09.14 |
| 申请人 | TDK株式会社 | 发明人 | 胜俣正史;川畑贤一;远藤敏一 |
| 分类号 | H01L25/00(2006.01)I;H01L25/065(2006.01)I;H01L25/18(2006.01)I;H01L23/488(2006.01)I | 主分类号 | H01L25/00(2006.01)I |
| 代理机构 | 北京三友知识产权代理有限公司 | 代理人 | 黄纶伟 |
| 主权项 | 1.一种半导体IC内设模块，其特征在于，该半导体IC内设模块具有：层叠了多个绝缘层的多层基板；以互相横向并排配置的方式嵌入在上述多层基板内的第1和第2半导体IC芯片；对上述第1和第2半导体IC芯片之间进行连接的总线；以及覆盖上述总线的上方的第1导电层和覆盖上述总线的下方的第2导电层，上述多层基板包括：第1和第2绝缘层；以及设于上述第1和第2绝缘层之间的第1布线层，上述总线设于上述第1布线层上，上述第1和第2半导体IC芯片都嵌入在上述第1或第2绝缘层中的任意一方中，上述第1和第2导电层中的任意一方为电源层，另一方为接地层，在上述电源层和接地层之间设有旁路电容器。 | ||
| 地址 | 日本东京 | ||