| 发明名称 | 制造受应力电晶体结构的集成制程 | ||
| 摘要 | 一种流程整合架构，其使用一或多种技术，以控制由此形成的一半导体元件中的应力。根据一实施例，利用一氮化物间隙物及多晶栅的RTP(快速热处理制程)以及后续一高应力蚀刻终止层的沉积所构成的累积应力，来增进应变并改善元件性能。也可将锗沉积或植入该栅结构以助应力控制。 | ||
| 申请公布号 | CN100561708C | 申请公布日期 | 2009.11.18 |
| 申请号 | CN200680014627.6 | 申请日期 | 2006.05.18 |
| 申请人 | 应用材料股份有限公司 | 发明人 | M·柏西留;J·李;舍美叶;A·阿巴亚缇;谢利群;H·姆塞德 |
| 分类号 | H01L21/78(2006.01)I;H01L21/8238(2006.01)I;H01L29/49(2006.01)I;H01L21/28(2006.01)I;H01L21/336(2006.01)I;C23C16/34(2006.01)I | 主分类号 | H01L21/78(2006.01)I |
| 代理机构 | 上海专利商标事务所有限公司 | 代理人 | 陆 嘉 |
| 主权项 | 1.一种制作一MOS电晶体结构的方法，该方法包含：于一栅氧化物层上形成一多晶硅层；置入锗，使之与该多晶硅层的一第一部分接触；移除位于制作一栅极所选定的一部分以外的该多晶硅层及该栅氧化物层；于该栅极上方形成一具有拉伸应力的均匀覆盖氮化物层；施用热能于该栅极；及蚀刻该均匀覆盖的氮化物层，以于邻接该栅极处形成一间隙物结构。 | ||
| 地址 | 美国加利福尼亚州 | ||