用以预测分支指令之方法及微处理器

摘要

本发明提供一种包括两个分支历史表之微处理器，其经配置以使用该等分支历史表中之一第一者来预测在一分支目标快取中为命中之分支指令，且使用该等分支历史表中之一第二者来预测在该分支目标快取中为未命中之分支指令。同样地，该第一分支历史表经配置以具有一与该分支目标快取之存取速度相等之存取速度，以使得其预测资讯相对于可较早发生在该微处理器之指令管线中之分支目标快取命中检测为及时可用的。该第二分支历史表因此仅需如与诸如在该指令管线之指令解码阶段识别分支目标快取未命中为分支指令结合之提供及时预测资讯所需之速度一样快。

主权项

一种可以预测分支指令的微处理器，其包含一指令管线，该指令管线包括或结合：一指令快取，其经配置以快取提取进入该指令管线之快取指令；一分支目标快取，其经配置以储存已知分支指令之分支目标资讯；一第一分支历史表，其经配置以储存第一分支预测资讯；一第二分支历史表，其经配置以储存第二分支预测资讯；及分支控制逻辑，其经配置以根据分支目标快取命中之分支指令之该第一分支预测资讯及根据为分支目标快取未命中之分支指令之该第二分支预测资讯以预测分支指令为执行或不执行，其中该微处理器经配置以回应于将一指令位址提取进入该指令管线而起始对该第一与该第二分支历史表之存取，且其进一步经配置以回应于检测出该指令位址为一在该分支目标快取中之命中而中止对该第二分支历史表之该存取，以避免被分支目标快取命中之分支指令对该第二分支历史表之一全存取。