具分数除频器之分数型锁相回路之构型与控制方法

摘要

本发明系揭露一种分数除频器之构型与控制方法。该除频器包含：一除数控制单元，其因应一输入信号之一双缘触发以产生一除数选择信号，以及一除频单元，耦合于该控制单元，用于该输入信号之一除频，且因应该双缘触发及该选择信号将该输入信号除以一整数或一分数除数以产生该除频器之一输出信号。当除以该整数除数时，该除频单元之一运作未被抑制，而当该除以该分数除数时，该除频单元系依每当该运作达该输入信号之一周期后即被抑制达半个该周期之一方式循环。一种具分数除频器之分数型锁相回路之构型与控制方法亦被提出。

主权项

一种分数除频器，包含：一除数控制单元，其因应一输入信号之一双缘触发以产生一除数选择信号；以及一除频单元，耦合于该控制单元，用于该输入信号之一除频，且因应该双缘触发及该选择信号将该输入信号除以一整数或一分数除数以产生该除频器之一输出信号。