半导体存储装置及其制造方法

摘要

本发明的半导体存储装置的电容器包括：覆盖存储节点孔(9)的底面，将侧面覆盖到比第2层间绝缘膜(8)的上面的高度低的高度的下部电极(10)；覆盖下部电极之上的电容绝缘膜(11)；覆盖电容绝缘膜(11)之上的上部电极(12)。在该结构中，即使旨在形成比特线触点(14)的开口(17)错位达到电容器，积蓄电容的部分的电容绝缘膜也不会露出来。因此，能够抑制泄漏电流的产生。另外，由于不需要在存储节点孔(9)和开口(17)之间设置余量，所以能够在实现细微化的同时，还能在将存储单元尺寸保持一定的状态下，增加能够保持的电容。提供能够一面实现细微化一面抑制泄漏电流，而且还能够保持较多的电容的DRAM混载半导体装置。

主权项

1、一种半导体存储装置，其特征在于，包括：第1层间绝缘膜，其形成在具有杂质扩散层的硅基板上；电容触点，其形成在所述第1层间绝缘膜上，并与所述杂质扩散层连接；第2层间绝缘膜，其形成在所述第1层间绝缘膜上；槽，其形成在所述第2层间绝缘膜上，并与所述电容触点连接；下部电极，其覆盖所述槽的底面之上，并将所述槽的侧面覆盖到比所述第2层间绝缘膜的上面低的高度；电容绝缘膜，其直接接触所述下部电极之上面，和所述槽的侧面中比被所述下部电极覆盖的部分更高的上方边缘部；上部电极，其设置在所述电容绝缘膜之上及所述第2层间绝缘膜之上，隔着所述电容绝缘膜，覆盖所述槽的侧面中比被所述下部电极覆盖的部分更高的所述上方边缘部；开口部，其设置在所述上部电极中所述第2层间绝缘膜之上；第3层间绝缘膜，其隔着所述上部电极埋入所述槽内；以及比特线触点，其设在形成有所述开口部的区域，贯通所述第3层间绝缘膜、所述第2层间绝缘膜及所述第1层间绝缘膜后与所述杂质扩散层连接。