发明名称 连接孔结构、半导体产品、以及其制作方法
摘要 本发明之实施例提供一连接孔结构与其制作方法,用于一半导体产品中的内连线。一底金属层代表该半导体产品中的一连接层。一绝缘层于该底金属层上,该绝缘层包含有一穿孔。该穿孔曝露该底金属层的一部份。该穿孔具有一侧壁以及一底部。一第一障壁金属层于该穿孔之该侧壁上,但没有在该穿孔之该底部。一金属下层于该穿孔之该底部以及该第一障壁金属层上。一第二障壁金属层于该金属下层上。一金属填充层于该穿孔中。该金属下层与该第二障壁金属层的晶格常数差大约小于5%。
申请公布号 TWI317159 申请公布日期 2009.11.11
申请号 TW095116370 申请日期 2006.05.09
申请人 台湾积体电路制造股份有限公司 发明人 曹荣志;陈科维;卢盈静;王喻生;林俞谷
分类号 H01L21/768 主分类号 H01L21/768
代理机构 代理人 洪澄文;颜锦顺
主权项 一种连接孔结构(via structure),用于一半导体产品中的内连线(interconnection),包含有:一底金属层(bottom metal layer),代表该半导体产品中的一连接层;一绝缘层,于该底金属层上,该绝缘层包含有一穿孔(via hole),该穿孔曝露该底金属层的一部份,该穿孔具有一侧壁以及一底部;一第一障壁金属层(barrier metal layer),于该穿孔之该侧壁上,但没有在该穿孔之该底部;一金属下层(metal under-layer),于该穿孔之该底部以及该第一障壁金属层上,其中该金属下层包括α相Ta、(110)的W、(111)的Al、以及(110)的TaN0.1;一第二障壁金属层,于该金属下层上;以及一金属填充层(metal fill layer),于该穿孔中;其中,该金属下层与该第二障壁金属层的晶格常数差(lattice mismatch)大约小于5%。
地址 新竹市新竹科学工业园区力行六路8号