发明名称 双方向元件及其制造方法
摘要 本发明提供双方向元件及其制造方法,该元件具有:基于沟槽的第一、二分割区;沟槽底面形成的第一导电型第一区;第一、二分割区中形成的、与沟槽侧壁和第一区连接的第二导电型第二、三区;在第一、二分割区与沟槽侧壁连接且分别与第二、三区连接形成的第一导电型第四、五区;在第一分割区的沟槽侧壁上从第一区至第四区形成的第一控制电极和从第一区至第五区形成的第二控制电极;在第四、五区上分别形成的第一、二主电极;在第一、二区之间与第一、三区之间具有杂质浓度比第一区低的第六区,在每一控制电极的内侧具有经层间绝缘膜到达第一区的导电体,具有在沟槽底面形成的、与第二、三区连接的第二导电型第七区,导电体通过层间绝缘膜到达第七区。
申请公布号 CN101567373A 申请公布日期 2009.10.28
申请号 CN200910136307.3 申请日期 2004.08.12
申请人 富士电机电子技术株式会社 发明人 北村睦美;藤岛直人
分类号 H01L27/088(2006.01)I;H01L29/78(2006.01)I;H01L21/8234(2006.01)I;H01L21/336(2006.01)I 主分类号 H01L27/088(2006.01)I
代理机构 北京尚诚知识产权代理有限公司 代理人 龙 淳;刘春成
主权项 1.一种双方向元件,其特征在于,具有:由在第一导电型半导体区域内形成的沟槽,将所述半导体区域的表面层分割形成的第一和第二分割半导体区域;在所述沟槽的底面或底面和侧壁上形成的第一导电型的第一区域;分别在所述第一和第二分割半导体区域中形成的、与所述沟槽侧壁和所述第一区域连接的第二导电型的第二和第三区域;在所述第一分割半导体区域中,与所述沟槽侧壁连接、与所述第二区域连接形成的第一导电型第四区域;在所述第二分割半导体区域中,与所述沟槽侧壁连接、与所述第三区域连接形成的第一导电型的第五区域;在所述第一分割半导体区域的所述沟槽侧壁上,从所述第一区域至所述第四区域,经第一绝缘膜形成的第一控制电极;在所述第一分割半导体区域的所述沟槽侧壁上,从所述第一区域至所述第五区域,经第二绝缘膜形成的第二控制电极;在所述第四区域上形成的第一主电极;和在所述第五区域上形成的第二主电极,在所述第一区域和所述第二区域之间与所述第一区域和所述第三区域之间,具有比所述第一区域的杂质浓度低的第六区域,在每一个所述控制电极的内侧,具有经层间绝缘膜到达所述第一区域的导电体,具有在所述沟槽底面形成的、与所述第二和第三区域连接的第二导电型的第七区域,所述导电体通过层间绝缘膜到达所述第七区域。
地址 日本东京都