发明名称 挠性半导体装置的制造方法及挠性半导体装置
摘要 本发明涉及一种挠性半导体装置的制造方法及挠性半导体装置。准备由三层覆箔形成的叠层膜,该三层覆箔是第一金属层(23)、第二金属层(25)及夹在该第一金属层和第二金属层之间的无机绝缘膜(35)叠层而成的,蚀刻所述第二金属层的一部分形成栅电极(20g)后,再蚀刻所述第一金属层的一部分,在与该栅电极对应的部位形成源、漏电极(20s、20d)。然后,隔着无机绝缘膜(35)在所述栅电极上形成与源、漏电极(20s、20d)接触的半导体层(40)。在此,栅电极(20g)上的无机绝缘膜(35)作为栅极绝缘膜(30)发挥作用,所述无机绝缘膜上的位于源、漏电极(20s、20d)间的半导体层(40)作为沟道发挥作用。
申请公布号 CN101569001A 申请公布日期 2009.10.28
申请号 CN200880001319.9 申请日期 2008.10.01
申请人 松下电器产业株式会社 发明人 平野浩一;中谷诚一;小松慎五;山下嘉久;一柳贵志
分类号 H01L21/336(2006.01)I;H01L21/28(2006.01)I;H01L29/417(2006.01)I;H01L29/423(2006.01)I;H01L29/49(2006.01)I;H01L29/786(2006.01)I;H01L51/05(2006.01)I 主分类号 H01L21/336(2006.01)I
代理机构 中科专利商标代理有限责任公司 代理人 汪惠民
主权项 1.一种挠性半导体装置的制造方法,该挠性半导体装置包括薄膜晶体管,其特征在于:该挠性半导体装置的制造方法,包括:工序a,准备由三层覆箔形成的叠层膜,该三层覆箔是第一金属层、第二金属层以及夹在该第一金属层和第二金属层之间的无机绝缘膜叠层而成的,工序b,蚀刻所述第二金属层的一部分,来形成栅电极,工序c,蚀刻所述第一金属层的一部分,在与所述栅电极对应的部位形成源、漏电极,以及工序d,以与所述源、漏电极接触的方式,隔着所述无机绝缘膜在所述栅电极上形成半导体层;所述栅电极上的所述无机绝缘膜作为栅极绝缘膜发挥作用,所述无机绝缘膜上的位于所述源、漏电极间的所述半导体层作为沟道发挥作用。
地址 日本大阪府