发明名称 一种双总线的视觉处理芯片架构
摘要 本发明涉及集成电路中视觉信息处理芯片的结构设计领域,公开了一种双总线的视觉处理芯片架构。它包括:第一总线、第二总线、连接在第一总线上的视觉计算和决策模块、连接在第一总线上的第一存储器、连接在第二总线上的特征组合和模式生成模块、连接在第二总线上的图像特征提取模块、连接在第二总线上的第二存储器、以及连接第一总线和第二总线的桥接电路。
申请公布号 CN101567078A 申请公布日期 2009.10.28
申请号 CN200910021723.9 申请日期 2009.03.27
申请人 西安交通大学 发明人 梅魁志;张斌;郭青;赵晨;刘传银;李宇海;雷浩
分类号 G06T1/00(2006.01)I 主分类号 G06T1/00(2006.01)I
代理机构 西安通大专利代理有限责任公司 代理人 惠文轩
主权项 1、一种双总线的视觉处理芯片架构,其特征在于,包括:第一总线、第二总线、连接在第一总线上的视觉计算和决策模块、连接在第一总线上的第一存储器、连接在第二总线上的特征组合和模式生成模块、连接在第二总线上的图像特征提取模块、连接在第二总线上的第二存储器、以及连接第一总线和第二总线的桥接电路;所述图像特征提取模块,对视频信号进行校正和滤波、特征图提取、下采样和非均匀采样,完成视觉处理中的底层处理;所述特征组合和模式生成模块,对各特征图进行计算和重新组合,生成视觉计算所需模式,完成视觉处理中的中层处理;所述视觉计算和决策模块,根据视觉计算模式进行识别和决策,执行视觉计算的决策,完成视觉处理中的高层处理。
地址 710049陕西省西安市碑林区咸宁路28号