一种用于液晶显示的移位寄存器及栅极驱动电路

摘要

本发明公开一种用于液晶显示的移位寄存器及栅极驱动电路，所述移位寄存器包括：第一薄膜晶体管至第六薄膜晶体管、第一逻辑单元、第二逻辑单元和电容，其中，第一逻辑单元用于当第一时钟信号输入端为高电平，信号输出端为低电平时，控制起下拉作用的第三薄膜晶体管打开；第二逻辑单元用于当第二时钟信号输入端为高电平、输入信号端为低电平时，控制第四薄膜晶体管打开。所述栅极驱动电路中，最后一行移位寄存器的复位信号输入端连接复位电路，其他行移位寄存器的复位信号为下一行移位寄存器的输出。采用本发明提出的移位寄存器及栅极驱动电路，能够提高移位寄存器的稳定性、延长移位寄存器的工作寿命、避免液晶显示的选行错误。

主权项

1、一种用于液晶显示的移位寄存器，其特征在于，所述移位寄存器包括：第一薄膜晶体管，其漏极连接第一时钟信号输入端，栅极和源极之间连接有电容，源极还连接信号输出端；第二薄膜晶体管，其栅极连接复位信号输入端，源极连接低电压信号输入端，漏极连接所述第一薄膜晶体管的源极；第三薄膜晶体管，其漏极连接所述第二薄膜晶体管的漏极，源极连接所述第二薄膜晶体管的源极；第四薄膜晶体管，其源极连接所述第三薄膜晶体管的源极；第五薄膜晶体管，其栅极连接复位信号输入端，源极连接所述第四薄膜晶体管的源极，漏极连接所述第四薄膜晶体管的漏极；第六薄膜晶体管，其栅极和漏极连接信号输入端，源极连接所述第五薄膜晶体管的漏极，源极还连接所述第一薄膜晶体管的栅极；第一逻辑单元，其第一输入端连接第一时钟信号输入端，第二输入端连接信号输出端，输出端连接所述第三薄膜晶体管的栅极；用于在第一时钟信号输入端为高电平、信号输出端为低电平时，控制第三薄膜晶体管打开；第二逻辑单元，其第一输入端连接第二时钟信号输入端，第二输入端连接信号输入端，输出端连接所述第四薄膜晶体管的栅极；用于在第二时钟信号输入端为高电平、输入信号端为低电平时，控制第四薄膜晶体管打开。