动态多重输入优先权多任务器及其选择信号的方法

摘要

一种动态优先权多任务器，包含由P、N通道元件组成的运算电路及多重动态运算接脚。该由P、N通道元件组成的运算电路对应于用以定义运算周期的时脉信号，运算接脚以高低优先顺序串联耦接于顶端节点与底端节点之间。该运算电路包含对该顶端节点预先充电的上拉运算元件，及在运算期间将底端节点拉至低位准状态的下拉运算元件。每一高优先顺序的动态运算接脚用以接收一对应选择信号以及一对应资料信号，且具有对应传输元件。当触发选择信号时，会使能对应资料信号的运算执行以及由低优先顺序的运算接脚禁止对应传输元件运算。该低优先顺序的运算接脚包括用以接收最低优先顺序资料信号的资料下拉元件，该资料下拉元件耦接于高顺序运算接脚的传输元件与该底端节点间。

主权项

1.一种动态优先权多任务器，其特征在于，包含：一由P、N通道元件组成的运算电路，对应于一用以定义运算周期的时脉信号，该运算电路包含一上拉运算元件与一下拉运算元件，该上拉运算元件与一顶端节点耦接，用以在该运算期间中预充电该顶端节点，该下拉运算元件与一底端节点耦接，用以在该运算期间中将该底端节点拉至低位准；多个动态运算接脚，以高低优先顺序串联耦接于该顶端节点与该底端节点之间，且分别电性连接该上拉运算元件与该下拉运算元件，每一高优先顺序的动态运算接脚用以接收多个对应选择信号中的一对应选择信号以及多个对应资料信号中的一对应资料信号，且包含多个对应传输元件中的一对应传输元件；其中该动态运算接脚包含一下拉传输元件，耦接于连续运算接脚的连续运算节点之间；及一下拉选择元件，耦接于该对应选择节点与该底端节点之间，且用以接收一对应选择信号，其在选定该对应选择信号时，使能一对应资料信号的演算并禁止一低优先顺序运算接脚的运算执行，而在未选定该对应选择信号时，使能该低优先顺序运算接脚的运算执行；其中当触发某一选择信号时，会由一低优先顺序的运算接脚使能某一对应资料信号的运算执行以及禁止一对应传输元件运算执行；以及其中该低优先顺序的运算接脚包括一用以接收最低优先顺序资料信号的资料下拉元件，其中该资料下拉元件耦接于一高顺序运算接脚的传输元件与该底端节点之间。