具有多阶快取架构的处理模块

摘要

本发明提供一种具有多阶快取架构的处理模块，该处理模块具有：一处理器；一个一阶快取，耦接至该处理器，用来为该处理器快取数据，其中该一阶快取具有至少一个一阶快取范围；一个二阶快取，耦接至该一阶快取，用来为该处理器快取数据，其中该二阶快取具有至少一个二阶快取范围，以及该一阶快取范围与该二阶快取范围彼此互斥；以及一存储器接口，耦接至该一阶快取与该二阶快取，用来于该一阶快取与一存储器之间传输数据以及用来于该二阶快取与该存储器之间传输资料。本发明的有益效果在于，提供能一种能够保证快取效能的多阶快取架构的处理模块。

主权项

1.一种具有多阶快取架构的数据处理模块，应用于芯片系统，其特征在于，处理模块包含有：一处理器；一个一阶快取，耦接至处理器，用来为处理器快取数据，其中一阶快取具有至少一个一阶快取范围；一个二阶快取，耦接至一阶快取，用来为处理器快取数据，其中二阶快取具有至少一个二阶快取范围，以及一阶快取范围与二阶快取范围彼此互斥；以及一存储器接口，耦接至一阶快取与二阶快取，用来在一阶快取与一存储器之间传输数据以及用来在二阶快取与存储器之间传输数据，其中，该一阶快取范围和该二阶快取范围都是通过存储器接口连接的存储器的地址范围，当处理器传送一要求至一阶快取以撷取于一阶快取范围内的地址上的数据时，若所要求的数据不在一阶快取中，则一阶快取向存储器索取要求的数据，而非向二阶快取索取所要求的数据；当处理器传送一要求至一阶快取以撷取落于一阶快取范围之外的地址上的数据时，一阶快取向二阶快取索取所要求数据，且若所要求的数据不在二阶快取中，则二阶快取要求存储器接口从存储器传送所要求的数据。