| 发明名称 | 半导体元件及其形成方法 | ||
| 摘要 | 本发明的半导体元件具有半导体衬底；栅极堆叠，位于半导体衬底上；n型轻掺杂源/漏极区，位于半导体衬底中且邻接栅极堆叠，其中n型轻掺杂源/漏极区包括n型杂质；n型重掺杂源/漏极区，位于半导体衬底中且邻接栅极堆叠，其中该n型重掺杂源/漏极区包括n型杂质；预先非晶态注入区，位于半导体衬底中，其中预先非晶态注入区包括后注入区；以及间隙阻挡区，位于半导体衬底中，其中间隙阻挡区的深度大于n型轻掺杂源/漏极区的深度，但小于后注入区的深度。由于本发明的间隙阻挡区位于后注入区与轻掺杂源/漏极区之间，可降低轻掺杂源/漏极区中磷扩散的问题。此外，因为磷具有高活化率，因此MOS元件具有低片电阻。 | ||
| 申请公布号 | CN100552974C | 申请公布日期 | 2009.10.21 |
| 申请号 | CN200710110251.5 | 申请日期 | 2007.06.08 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 顾克强;聂俊峰;黄立平;王志强;陈建豪;张绚;王立廷;李资良;陈世昌 |
| 分类号 | H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L21/336(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
| 代理机构 | 隆天国际知识产权代理有限公司 | 代理人 | 陈 晨 |
| 主权项 | 1.一种半导体元件，包括：半导体衬底；栅极堆叠，位于所述半导体衬底上；n型轻掺杂源/漏极区，位于所述半导体衬底中且邻接所述栅极堆叠，其中所述n型轻掺杂源/漏极区包括第一n型杂质，且所述第一n型杂质包括磷；n型重掺杂源/漏极区，位于所述半导体衬底中且邻接所述栅极堆叠，且所述n型重掺杂源/漏极区的深度大于所述n型轻掺杂源/漏极区的深度，其中所述n型重掺杂源/漏极区包括第二n型杂质，且所述第二n型杂质包括磷、砷、或上述的组合；预先非晶态注入区，位于所述半导体衬底中，其中所述预先非晶态注入区的分布极限为一后注入区，且所述后注入区的深度大于所述n型重掺杂源/漏极区的深度与所述n型轻掺杂源/漏极区的深度；以及碳离子注入间隙阻挡区，位于所述半导体衬底中，其中所述碳离子注入间隙阻挡区的深度大于所述n型轻掺杂源/漏极区的深度，但小于所述后注入区的深度。 | ||
| 地址 | 中国台湾新竹市 | ||