发明名称 布线电路基板的制造方法
摘要 一种布线电路基板的制造方法,包括:准备绝缘层的工序;将导体薄膜形成于绝缘层的上表面及侧端面的工序;用光致抗蚀膜覆盖形成于绝缘层的上表面及侧端面的导体薄膜的工序;配置光掩模,使其将形成于绝缘层的上表面的导体薄膜的形成端部及导体层的部分遮光,将覆盖形成于绝缘层的上表面的导体薄膜的光致抗蚀膜从上方通过光掩模曝光的工序;将覆盖形成于绝缘层的侧端面的导体薄膜的光致抗蚀膜从下方曝光的工序;去除光致抗蚀膜的未曝光部分,将曝光部分形成为图案,形成抗镀膜的工序;在从抗镀膜露出的导体薄膜上,在形成于绝缘层的上表面的导体薄膜的端部形成端部导体层,同时在形成于绝缘层的上表面的导体薄膜形成导体层的工序;去除抗镀膜的工序;以及去除被抗镀膜覆盖的导体薄膜的工序。
申请公布号 CN101562946A 申请公布日期 2009.10.21
申请号 CN200910132825.8 申请日期 2009.04.17
申请人 日东电工株式会社 发明人 竹村敬史
分类号 H05K3/10(2006.01)I;H05K3/20(2006.01)I 主分类号 H05K3/10(2006.01)I
代理机构 上海专利商标事务所有限公司 代理人 张 鑫
主权项 1.一种布线电路基板的制造方法,其特征在于,包括:准备绝缘层的工序;将导体薄膜形成于所述绝缘层的上表面及侧端面的工序;用光致抗蚀膜覆盖形成于所述绝缘层的上表面及侧端面的所述导体薄膜的工序;配置光掩模,使其将形成于所述绝缘层的上表面的所述导体薄膜的形成端部及导体层的部分遮光,将覆盖形成于所述绝缘层的上表面的所述导体薄膜的所述光致抗蚀膜从上方通过所述光掩模曝光的工序;将覆盖形成于所述绝缘层的侧端面的所述导体薄膜的所述光致抗蚀膜从下方曝光的工序;去除所述光致抗蚀膜的未曝光部分,将曝光部分形成为图案,形成抗镀膜的工序;在从所述抗镀膜露出的所述导体薄膜上,在形成于所述绝缘层的上表面的所述导体薄膜的端部形成端部导体层,同时在形成于所述绝缘层的上表面的所述导体薄膜形成所述导体层的工序;去除所述抗镀膜的工序;以及去除被所述抗镀膜覆盖的所述导体薄膜的工序。
地址 日本大阪府