主权项 |
1、基于流水线操作的相位因子结合电路,其特征是它包括时钟单元(1)、选择信号产生单元(2)、四个乘法器、12个寄存器和累加器组(ADD),其中所述12个寄存器分为三级,即:第一级寄存器组(R1)、第二级寄存器组(R2)和第三级寄存器组(R3),每一级寄存器组有四个寄存器;累加器组(ADD)中有四个累加器(ADD1、ADD2、ADD3、ADD4);待处理数据同时分别与四路相位因子通过四个乘法器相乘,所述四个乘法器分别输出信号给第一级寄存器组(R1)的四个寄存器(R11、R12、R13、R14),所述第一级寄存器组(R1)的四个寄存器(R11、R12、R13、R14)分别输出信号给第二级寄存器组(R2)的四个寄存器(R21、R22、R23、R24),所述第二级寄存器组(R2)的四个寄存器(R21、R2、R23、R24)分别输出信号给第三级器存器(R3)的四个寄存器(R31、R32、R33、R34),所述第三级寄存器组(R3)的四个寄存器(R31、R32、R33、R34)分别输出信号给累加器组(ADD)的四个累加器(ADD1、ADD2、ADD3、ADD4);时钟单元(1)输出时钟信号Clock给选择信号产生单元(2),所述选择信号产生单元(2)输出三个路径选择信号,分别为:第一个路径选择信号Sel_0、第二个路径选择信号Sel_1和第三个路径选择信号Sel_2,其中第一个路径选择信号Sel_0用于控制第一级寄存器组(R1)与第二级寄存器组(R2)之间的信号传递路径;第二个路径选择信号Sel_1用于控制第二级寄存器组(R2)与第三级寄存器组(R3)之间的信号传递路径;第三个路径选择信号Sel_2用于控制第三级寄存器组(R3)与累加器组(ADD)之间的信号传递路径;选择信号产生单元(2)的输入信号Clock与输出的三个路径选择信号之间的关系为:<img file="A2009100721140002C1.GIF" wi="1790" he="538" />当第一个路径选择信号Sel_0为0时,第一级寄存器组(R1)和第二级寄存器组(R2)之间为平行路径;当第一个路径选择信号Sel_0为1时,第一级寄存器组(R1)和第二级寄存器组(R2)之间为交叉路径;当第二个路径选择信号Sel_1为0时,第二级寄存器组(R2)和第三级寄存器组(R3)之间为平行路径;当第二个路径选择信号Sel_1为1时,第二级寄存器组(R2)和第三级寄存器组(R3)之间为交叉路径;当第三个路径选择信号Sel_2为0时,第三级寄存器组(R3)和累加器组(ADD)之间为平行路径;当第三个路径选择信号Sel_2为1时,第三级寄存器组(R3)和累加器组(ADD)之间为交叉路径;n为整数,且n>0。 |