发明名称 |
嵌入式异构多核体系片上通信互连组织层次的实现方法 |
摘要 |
本发明公开了一种嵌入式异构多核体系片上通信互连组织层次的实现方法。本发明的方法结合嵌入式异构多核体系结构的特点,设计了两条核间总线,分别为负责连接计算密集型核的计算总线与负责控制密集型核的控制总线。同时,内存控制器被看作处理核连接在计算总线上,从而统一了片内的处理核间、处理核与内存间的控制通信与数据存取通信。本发明实现了主辅核间以总线形式进行的通信,有效提高了核间协作以及数据传输性能;面向嵌入式多核领域的较常见的多媒体处理、数据比对、信号编解码、模式匹配等计算密集型处理,具有很强的实用性。 |
申请公布号 |
CN100550003C |
申请公布日期 |
2009.10.14 |
申请号 |
CN200810062164.1 |
申请日期 |
2008.06.03 |
申请人 |
浙江大学 |
发明人 |
陈天洲;胡威;施青松;严力科;谢斌;黄江伟;章铁飞;冯德贵;项凌祥;陈剑 |
分类号 |
G06F15/80(2006.01)I |
主分类号 |
G06F15/80(2006.01)I |
代理机构 |
杭州求是专利事务所有限公司 |
代理人 |
林怀禹 |
主权项 |
1.一种嵌入式异构多核体系片上通信互连组织层次的实现方法,其特征在于:1)对处理器核分类:根据嵌入式异构多核体系中处理器核功能特性的不同,将片上处理核分成控制密集型处理核和计算密集型处理核两类,控制密集型处理核主要功能为系统控制,计算密集型处理核功能主要是对大规模数据的计算处理;2)构建统一通信模型:统一通信模型是基于片上总线的架构,主要由两条片上总线,一个总线互连桥和一个共享Cache构成;其中,一条总线被命名为控制总线,其主要为控制密集型处理核而设;另一条总线被称为计算总线,是计算密集型处理核的连接平台;总线间的桥构成了两条总线之间的连接通路。在控制总线上还连接有一个共享Cache,它主要是作为连接在控制总线上控制密集型处理核的存储层次之一;3)构建通信通道:对于多核片上通信的不同需求,构建五种不同的通信通道,包括:控制-控制通道、控制-内存通道、计算-计算通道、计算-内存通道和控制-计算通道;在这五条通道中,控制-控制通道、计算-计算通道和控制-计算通道属于处理核之间的通信路径,而控制-内存通道和计算-内存通道是处理核与内存之间的数据交换路径;通过这五条通道,能够为异构多核处理器上的各个处理核提供完善且高性能的片上通信互连结构。 |
地址 |
310027浙江省杭州市西湖区浙大路38号 |