形成半导体器件的精细图案的方法

摘要

本发明公开一种用于制造半导体器件的精细图案的方法，所述方法包括：a)在底层之上形成包括第一层硬掩模薄膜至第n层硬掩模薄膜(n为2或大于2的整数)的叠层结构，所述底层形成于半导体基板上；b)选择性蚀刻所述第n层硬掩模薄膜(顶层)以得到所述第n层的第一硬掩模图案；c)在所述第n层的第一硬掩模图案之间形成所述第n层的第二硬掩模图案；d)使用所述第n层的第一和第二硬掩模图案作为蚀刻掩模以蚀刻第(n-1)层硬掩模薄膜。重复步骤c)和步骤d)以在所述底层上形成第一层的第一和第二硬掩模图案；并且，使用所述第一层的第一和第二硬掩模图案作为蚀刻掩模以蚀刻所述底层。

主权项

1.一种用于形成半导体器件的精细图案的方法，所述方法包括：a)在底层上形成包括第一层硬掩模薄膜至第n层硬掩模薄膜的叠层结构；b)蚀刻所述第n层硬掩模薄膜以得到所述第n层的第一硬掩模图案；c)在所述第n层的第一硬掩模图案之间形成所述第n层的第二硬掩模图案；d)使用所述第n层的第一和第二硬掩模图案作为蚀刻掩模以将第n-1层硬掩模薄膜图案化，从而得到第n-1层的第一硬掩模图案；e)重复步骤c)至步骤d)以在所述底层上形成第一层的第一硬掩模图案，并在所述第一层的第一硬掩模图案之间形成第一层的第二硬掩模图案；以及f)使用所述第一层的第一和第二硬掩模图案作为蚀刻掩模以将所述底层图案化。