发明名称 |
半导体器件及其制造方法 |
摘要 |
在本发明中,低浓度杂质区形成在半导体层中的沟道形成区与源区或漏区之间,且被薄膜晶体管中的栅电极层覆盖。利用栅电极层作掩模,倾斜于半导体层的表面掺杂半导体层以形成低浓度杂质区。形成半导体层,以具有包括赋予一种导电类型的杂质元素的杂质区,该导电类型不同于薄膜晶体管的导电类型,由此能够精确地控制薄膜晶体管的特性。 |
申请公布号 |
CN100550425C |
申请公布日期 |
2009.10.14 |
申请号 |
CN200510089632.0 |
申请日期 |
2005.06.14 |
申请人 |
株式会社半导体能源研究所 |
发明人 |
山崎舜平;矶部敦生;山口哲司;乡户宏充 |
分类号 |
H01L29/786(2006.01)I;H01L27/12(2006.01)I;H01L21/336(2006.01)I;H01L21/84(2006.01)I |
主分类号 |
H01L29/786(2006.01)I |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
王 岳;梁 永 |
主权项 |
1.一种半导体器件,包括:半导体层,具有沟道形成区、源区、漏区和形成在所述沟道形成区与所述源区和所述漏区中的一个之间的杂质区,其中所述沟道形成区与所述源区和所述漏区中的另一个彼此接触;栅绝缘层,形成于所述半导体层的上方;以及栅电极层,形成于所述沟道形成区和所述杂质区的上方,所述栅绝缘层介于其间,其中所述杂质区具有赋予第一种导电类型的杂质元素,以及其中所述源区和所述漏区具有赋予第二种导电类型的杂质元素。 |
地址 |
日本神奈川县厚木市 |