发明名称 |
五次配置完成FPGA可配置逻辑块的测试方法 |
摘要 |
一种五次配置完成FPGA可配置逻辑块的测试方法,其特点在于:将FPGA可配置逻辑块的时序逻辑电路和组合逻辑电路结合起来测试,通过优化安排测试资源,交叉使用同或、异或等函数和穷举法的测试向量,减少了测试配置次数;本发明中使用了级连蛇形一维阵列的技术,将所有待测可配置逻辑块按满足测试可控制性和测试可观测的要求串联起来测试,既简化了设计复杂程度,又减少了测试输入输出端口,并且达到了100%的测试覆盖率,有效的降低了测试成本。 |
申请公布号 |
CN100549712C |
申请公布日期 |
2009.10.14 |
申请号 |
CN200710063888.3 |
申请日期 |
2007.02.14 |
申请人 |
北京时代民芯科技有限公司;中国航天时代电子公司第七七二研究所 |
发明人 |
文治平;周涛;杜忠;陈雷;李学武;张帆;刘增容;张彦龙;储鹏 |
分类号 |
G01R31/317(2006.01)I |
主分类号 |
G01R31/317(2006.01)I |
代理机构 |
中国航天科技专利中心 |
代理人 |
安 丽 |
主权项 |
1、五次配置完成FPGA可配置逻辑块的测试方法,包括五次配置和测试,其中第一次配置和测试步骤如下:步骤1,对可配置逻辑块进行配置,G查找表(11)配置为异或逻辑;F查找表(12)配置为异或逻辑;H查找表(13)配置为相等逻辑,其输入从H1多路器(14)引入;YQ触发器(113)输出H查找表(13)的值,XQ触发器(112)输出DIN多路器(19)的值;步骤2,连接所有的可配置逻辑块,使其成为一个首尾相连的蛇形一维矩阵;步骤3,对连接完的矩阵施加测试向量;第二次配置和测试步骤如下:步骤1,对可配置逻辑块进行配置,G查找表(21)配置为同或逻辑;F查找表(22)配置为同或逻辑;H查找表(23)配置为相等逻辑,其输入从H1多路器(24)引入;XQ触发器(212)输出H查找表(23)的值,YQ触发器(213)输出DIN多路器(29)的值;步骤2,连接所有的可配置逻辑块,使其成为一个首尾相连的蛇形一维矩阵;步骤3,对连接完的矩阵施加测试向量;第三次配置和测试步骤如下:步骤1,对可配置逻辑块进行配置,G查找表(31)配置为相等逻辑,输入由G1端引入;F查找表(32)配置为相等逻辑,其输入由F1端引入;H查找表(33)配置为异或逻辑,其输入分别从G查找表(31)、F查找表(32)和H1多路器(34)引入;XQ触发器(312)输出G查找表(31)的值,YQ触发器(313)输出DIN多路器(39)的值;步骤2,连接所有的可配置逻辑块,使其成为一个首尾相连的蛇形一维矩阵;步骤3,对连接完的矩阵施加测试向量;第四次配置和测试步骤如下:步骤1,对可配置逻辑块进行配置,G查找表(41)配置为相等逻辑,输入由G1引入;F查找表(42)配置为相等逻辑,输入由F1端引入;H查找表(43)配置为同或逻辑,其输入分别从G查找表(41)、F查找表(42)和H1多路器(44)引入;YQ触发器(413)输出F查找表(42)的值,XQ触发器(412)输出DIN多路器(49)的值;步骤2,连接所有的可配置逻辑块,使其成为一个首尾相连的蛇形一维矩阵;步骤3,对连接完的矩阵施加测试向量;第五次配置和测试步骤如下:步骤1,对可配置逻辑块进行配置,G查找表(51)配置为相等逻辑,输入由G1端引入;F查找表(52)配置为相等逻辑,输入由F1端引入;H查找表(53)配置为相等逻辑,其输入从H1多路器(54)引入;YQ触发器(513)输出G查找表(51)的值,XQ触发器(512)输出F查找表(52)的值;步骤2,连接所有的可配置逻辑块,使其成为一个首尾相连的蛇形一维矩阵;步骤3,对连接完的矩阵施加测试向量。 |
地址 |
100076北京市丰台区东高地四营门北路2号 |