| 发明名称 |
METHODS FOR MEMORY ASSIGNMENT SCHEMES AND ARCHITECTURE FOR SHAREABLE PARALLEL MEMORY MODULE BASED INTERNET SWITCHES |
| 摘要 |
|
| 申请公布号 |
EP1794944(A4) |
申请公布日期 |
2009.10.14 |
| 申请号 |
EP20050791506 |
申请日期 |
2005.08.26 |
| 申请人 |
BOARD OF REGENTS, THE UNIVERSITY OF TEXAS SYSTEM |
发明人 |
KUMAR, SANJEEV |
| 分类号 |
H04L12/28;G06F12/00;G06F13/00;H04J3/14 |
主分类号 |
H04L12/28 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
