具有多个电路图案的基体及其制造方法

摘要

公开一种制备具有多个电路图案的基体的方法和设备。所述基体受到具有被一个或多个隔断区环绕的多个所需电路图案的主掩模，及具有对应于隔断区，满足后续处理的至少一个设计规则的图案的辅助掩模的影响。在对光致抗蚀剂图案显影之前，按照任意顺序在基体上曝光主掩模和辅助掩模。辅助掩模上的图案满足一个以上处理层面的设计规则，从而单个辅助掩模可被用于多个处理层面。另外，对于隔断区违反设计规则的处理层面来说，基体只需暴露于辅助掩模之下。

主权项

1、一种制备具有多个电路图案的基体的方法，所述方法包括下述步骤：把基体曝光于具有要印刷的多个电路图案的主掩模，其中所述多个电路图案被一个或多个隔断区分隔开；和把所述基体曝光于辅助掩模，其中所述辅助掩模具有满足后续处理的至少一个设计规则的辅助掩模图案，其中所述辅助掩模图案对应于所述隔断区。